【 極緻 PCB 設計全流程線上學堂 】將循序漸進地與大(dà)家分(fēn)享 PCB 設計各個階段的(de) 基礎知識 → 進階技巧 → 實例應用(yòng)。 基礎和(hé)技巧篇將以 電子講義 (PDF) 形式、實戰篇以 教學影(yǐng)片 呈現，大(dà)家可(kě)以按需索取觀看。隻有夯實這些基礎，我們才能真正避免「重複勞動」，提升設計品質和(hé)效率。
原廠免費線上課程，Allegro / OrCAD PCB 設計快(kuài)速學習的(de)最佳選擇。
最終章(zhāng)：質量設計與檢查
審視相鄰層，避免串擾問題；審視走線層及參考平面，避免訊號跨分(fēn)割；審視每個電源平面，避免流通(tōng)不足……。
針對 SI/PI 的(de)檢查動作是每位工程師的(de)必修課，通(tōng)常是在檢查環節中落實，卻往往避免不了(le)遺漏，而可(kě)能導緻訊號設計品質問題。
最後一期的(de)內容，我們將與大(dà)家分(fēn)享在 PCB 設計環境下(xià)，如何透過 In-Design Analysis（IDA，即設計同步分(fēn)析）來實現訊號品質設計，在設計過程中就盡力排除訊號品質隱患，從而實現高(gāo)品質交付。
100 分(fēn)鐘高(gāo)清實戰教學影(yǐng)片+ 講義 (PDF) 線上指導，獲取 Cadence 專家第一手 tips!
影(yǐng)片包含完整課程和(hé)demo演示；視頻節點和(hé)課程內容如下(xià)表所示。
現場問答(dá)已精簡、整理(lǐ)為文字版並收錄在電子講義中，方便大(dà)家快(kuài)速查閱。
大(dà)綱
 |
阻抗分(fēn)析 |
|---|---|
|
回流路徑分(fēn)析 |
|
耦合分(fēn)析 |
|
串擾分(fēn)析 |
|
反射分(fēn)析 |
|
壓降分(fēn)析 |
|
精選問答(dá)匯總 |
| 視頻 節點 | 課程內容 |
|---|---|
02 : 20 |
什(shén)麼是設計同步分(fēn)析 (In-Design Analysis, IDA) |
04 : 15 |
1. 阻抗分(fēn)析及 Demo 1 |
14 : 30 |
2. 回流路徑分(fēn)析 |
17 : 55 |
Demo 2：回流路徑分(fēn)析演示 |
23 : 15 |
Demo 3：阻抗 & 回流路徑直觀可(kě)視 |
33 : 50 |
3. 耦合分(fēn)析及 Demo 4 |
44 : 15 |
4. 串擾分(fēn)析及 Demo 5 |
51 : 40 |
5. 反射分(fēn)析及 Demo 6 |
1 : 02 : 35 |
6. 壓降分(fēn)析及 Demo 7 |
|
7. 精選問答(dá)（見下(xià)方文字版） |
內文搶先看：
線上問答(dá)：
問題 一：Demo 演示中是哪個軟體版本？ Allegro 16.6 版本可(kě)以用(yòng) IDA 嗎？
答(dá)：演示中使用(yòng)的(de)是 Allegro® PCB Designer17.4 版本。
Allegro16.6 未整合 IDA（設計同步分(fēn)析）；17.2 支援部分(fēn) IDA 功能，完整的(de) IDA 功能需要升級至 17.4 版本，並需搭載 Cadence 相關程式和(hé) Licenses，如欲進一步了(le)解所需配置，歡迎聯繫 映陽科技業務團隊。
問題 二：17.4 版本如何相容 16.6 版本的(de)資料？ 包括資料庫檔？
答(dá)： 實際設計中需明(míng)確「資料」是指哪些內容，資料庫檔的(de)升級可(kě)以批量處理(lǐ)。
問題 三：Allegro 中 IDA 功能與 Sigrity™ 工具中的(de)模擬分(fēn)析功能有什(shén)麼區別？在模擬精度與速度方面哪個更有優勢？
答(dá)：Allegro 中的(de)設計同步分(fēn)析 (In-Design Analysis, IDA) 功能是將 Allegro 設計介面與 Sigrity 分(fēn)析引擎緊密結合。在 IDA 的(de)工作流程中，Sigrity 分(fēn)析引擎可(kě)提供立即回應來指導 PCB 設計工程師。
相較於 IDA 功能，Sigrity 工具為 SI/PI 工程師提供了(le)更多(duō)高(gāo)階配置選項，提供最精確的(de)分(fēn)析結果。因此，根據模擬分(fēn)析的(de)配置不同，為了(le)確保模擬精度，可(kě)能需要更長的(de)時間來呈現分(fēn)析結果。設計團隊可(kě)以根據具體情況進行工具的(de)搭配和(hé)選擇。
問題 四：IDA 分(fēn)析包括 via 的(de)影(yǐng)響嗎？
答(dá)：在 IDA 分(fēn)析物(wù)件是 net，包含 net 上所有的(de)物(wù)件。
問題 五：IDA 分(fēn)析要把零件或電阻電容做(zuò)哪些設定？
答(dá)：賦予模型即可(kě)，具體根據實際設計需求和(hé)零件類型來確定。
問題 六：IDA 功能對電腦性能要求高(gāo)嗎？
答(dá)：隻要能運行 Allegro 軟體的(de)電腦，就可(kě)以運行 IDA 功能。
問題 七：回流路徑規則設置都有哪些標準？
答(dá)：並沒有一個標準規定回流路徑的(de)設定，根據 PCB 層疊結構，明(míng)確需要分(fēn)析的(de) net，設定回流層即可(kě)。
問題八：Fsp 能實現 2 個 DDR 的(de)定址線優化(huà)嗎？目前使用(yòng) fsp 搭載兩個 DDR 時，連接到 fpga 時都是 2 個 DDR 的(de)定址線單獨連接到 fpga，fsp 沒有合併兩個 DDR 的(de)定址線。
答(dá)：IDA 功能的(de)分(fēn)析物(wù)件是 net，不管這個 net 上有幾個負載，都不影(yǐng)響其分(fēn)析。
問題九：差動線走線線距有規範嗎？ 等長誤差是多(duō)少？
答(dá)：差動線走線線距包含內部間距和(hé)外部間距，等長誤差分(fēn)內部等長和(hé)外部等長，具體數值需根據實際設計情況來定，並沒有一個規範來規定差動線線距和(hé)誤差。
問題十：這一系列課程已經結束了(le)，那麼後續課程內容有何安排？
答(dá)：後續課程內容還在規劃中，初步計畫是以行業應用(yòng)為導向，將為大(dà)家帶來一個新系列的(de) PCB 設計專題。
請大(dà)家持續關注 Graser FB 粉絲團，也(yě)可(kě)留言感興趣的(de)培訓主題。
歡迎點擊下(xià)方圖片，免費下(xià)載完整課程影(yǐng)片 / 講義：
同場加映 - 【 PCB 設計同步分(fēn)析隱藏技巧 】系列專題：
|
|
|---|---|
|
|
|
|
|
|
|
|
|
本文及視頻授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
