By Ken Willis, Cadence
IBIS-AMI建模
假設我們的(de) PCIExpress Gen 4 串列鏈路，使用(yòng)初始的(de) PCB 走線和(hé)過孔模型，其餘的(de)缺失部分(fēn)用(yòng)於發射器的(de)IBIS-AMI 模型，「AMI」表示演算(suàn)法模型介面。正如其名，IBIS-AMI 模型具有以傳統 IBIS (I/O 緩衝區資訊規範) 格式定義的(de)「電路」部分(fēn)和(hé)以 AMI 格式定義的(de)「演算(suàn)法」部分(fēn)，兩者都是完整模型所必需的(de)。
該模型的(de)電路或 IBIS 部分(fēn)用(yòng)於描述發射器的(de)電壓擺幅、輸出阻抗、寄生效應和(hé)上升 / 下(xià)降時間特性。這些資訊應該在您 SerDes 發送器的(de)資料表中。假設資料表顯示，以 50ohm 作為參考阻抗，擺幅為 1V，單端 50 歐姆輸出阻抗，0.5pF 範圍內的(de)焊盤電容，以及 20ps 左右的(de)單端上升 / 下(xià)降時間。採用(yòng)一個標準的(de) IBIS 模型作為開始，是最直接的(de)做(zuò)法。
圖 1：初步的(de) IBIS 模型
該演算(suàn)法（或模型的(de) AMI 部分(fēn)）用(yòng)於描述發射器的(de)均衡行為。在 PCI Express Gen 4 的(de)情況下(xià)，這由前向回饋均衡（FFE）或「去加重」組成。FFE 將包含多(duō)個「抽頭」，表示產生去加重行為的(de) main 和(hé) boost 驅動器，boost 轉換位（例如 0 到 1 的(de)轉換）和(hé)去加重穩定狀態位元（例如連續的(de)多(duō)個 1）。這些抽頭的(de)作用(yòng)大(dà)小通(tōng)常用(yòng)係數來表示，表示與主抽頭相比它們的(de)比例係數。
圖 2：含 PCI Express 預設的(de) FFE 和(hé)發射器波形
將上述資訊作為輸入，現在的(de) IBIS-AMI 模擬工具通(tōng)常包括直接生成 AMI 模型的(de)功能。同樣，這些資訊通(tōng)常可(kě)以在 SerDes 發射器的(de)資料表中找到。假如您感興趣的(de)發射器使用(yòng)與 PCIExpress 規範中描述的(de)類似的(de)去加重設置，可(kě)以使用(yòng)如前所述的(de)自動化(huà)工具，利用(yòng)上述的(de)抽頭係數快(kuài)速直接地生成 AMI 模型。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
