By Ken Willis, Cadence
假設我們正在緻力於 PCI Express Gen 4 串列鏈路的(de)研發，資料的(de)傳輸速率為 16Gbps。再假設我們能夠獲得(de)供應商提供的(de) AC 耦合電容、封裝和(hé)連接器的(de)模型，以及來自 SerDes 接收端的(de) IBIS-AMI 模型。接下(xià)來還需要PCB 的(de)走線和(hé)過孔模型，以及發射端的(de) IBIS-AMI 模型。假設供應商暫時無法提供這些資料，那就讓我們先來解決 PCB 架構的(de)問題吧。
PCB 互連的(de)預佈局建模
PCB 走線的(de)建模可(kě)以從獲取層疊結構開始，包括串聯鏈路差分(fēn)對的(de)材料、電介質和(hé)導體厚度、阻抗、線寬以及間距。接下(xià)來，需要確定串列鏈路（通(tōng)常與接地層相鄰）的(de)主要佈線層，以便您可(kě)以生成適用(yòng)的(de)微帶線或帶狀線模型。有了(le)這些資訊，下(xià)一步就是估算(suàn)互連的(de)長度。從這個層面上來講，「佈局規劃或 PCB 的(de)粗略佈局是很有用(yòng)的(de)。您可(kě)以透過平面佈局工具輸入基本的(de) PCB 輪廓、層疊結構，從封裝庫中提取部件，甚至可(kě)以定義一些簡單的(de)網路，所有這些都沒有一個正式的(de)設計、完整的(de)電路圖或網表。
佈局規劃時，不要忘記 AC 耦合電容。它們將被放置於電路闆的(de)頂層、在 SerDes 器件附近、還是與大(dà)部分(fēn)其它分(fēn)立元件一起位於電路闆的(de)背面？這種選擇會導緻不同的(de)過孔配置，所以在這一點上需要仔細考慮。在整個系統設計中，表面貼裝連接器也(yě)屬於這一類。
從平面佈局中，找到串列鏈路的(de)曼哈頓長度作為初始的(de) PCB 長度。將這些資訊輸入到 SI 工具中，為 PCB 的(de)主要佈線生成一個 W-element 模型，並將其放入 SI 的(de)模擬平臺。
圖 1：提取平面佈局的(de)曼哈頓長度進行佈線前的(de)走線建模
對模擬平臺所需的(de)其他(tā)走線模型也(yě)重複此過程，包括微帶線的(de)扇出走線、連接到 AC 耦合電容任一側的(de)走線等。
使用(yòng) PCB 上的(de)通(tōng)用(yòng)走線模型後，我們將開始關注過孔。過孔是闆上幾十或數十億位元串列鏈路的(de)重要組成部分(fēn)。它們通(tōng)常代表整個信號路徑中最大(dà)的(de)「速度突變點」，優化(huà)這些過孔設計使其插損和(hé)回損最小，對高(gāo)速率傳輸資料至關重要。在特殊情況下(xià)，可(kě)能通(tōng)過僅有微帶線的(de)佈線消除過孔，但通(tōng)常不會這樣做(zuò)。高(gāo)資料速率串列鏈路的(de)過孔數量當然應該儘量減少，但通(tōng)常無法被完全消除。
圖 2：過孔不連續性「速度起伏」（Tektronix提供）
鑽孔直徑、焊盤尺寸、反焊盤設計以及接地通(tōng)孔都是設計中的(de)關鍵因素。過孔的(de)一個重要考慮因素是分(fēn)支線長度，或者說是信號過孔的(de)未使用(yòng)部分(fēn)，這可(kě)能引起通(tōng)道中信號的(de)反射。透過仔細選擇佈線層、利用(yòng)盲孔或背鑽等技術可(kě)以有效的(de)控制分(fēn)支線的(de)長度。
圖 3：透過結構參數進行優化(huà)
關鍵參數的(de)自動掃描可(kě)以顯著加快(kuài)串列鏈路的(de)過孔優化(huà)設計。一旦確定了(le)所需的(de)過孔結構，就需要確認並將其應用(yòng)在 PCB 的(de)佈線當中。傳遞這些過孔設計參數的(de)自動化(huà)機制是非常有效的(de)，可(kě)以確保它們在物(wù)理(lǐ)佈局中按照(zhào)預期實現，成為「正確的(de)設計」，並且使過孔對最終眼圖的(de)影(yǐng)響最小化(huà)。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
