隨著技術的(de)發展，封裝設計變得(de)越來越複雜。新材料和(hé)製造工藝的(de)出現，使得(de)封裝中可(kě)以有更多(duō)有源和(hé)無源元件。
與此同時，信號完整性、電源完整性和(hé)熱挑戰也(yě)隨之增加。以前可(kě)以在機械 CAD 工具中完成的(de)簡單設計，現在需要接受更為嚴格的(de)設計規則檢查。運行信號完整性（SI）分(fēn)析和(hé)製造檢查也(yě)勢在必行。那麼，如何順利完成複雜封裝設計的(de)各個階段呢(ne)？
Allegro® SiP Layout 工具，憑藉大(dà)量命令和(hé)工具集可(kě)以幫助我們更快(kuài)速地完成封裝設計，並透過各級驗證保障最終元件能在整個系統環境中完美(měi)運行。
來源：SiP Layout 工具
從技術上看，不僅與其自身晶片強大(dà)的(de)資料處理(lǐ)有關，也(yě)與其優越的(de) MIC 性能有關。
※ 據分(fēn)析其耳機內部用(yòng)到的(de) MIC 全部來自於歌(gē)爾股份。而這些正是通(tōng)過使用(yòng) SiP（系統級封裝）技術來實現。
第一步：從外部幾何資料預置基闆和(hé)元件
任何設計中，第一步都是準備好元件。如果我們有器件庫和(hé)器件檔，便可(kě)以開始設計了(le)。但是，如果我們隻有一個晶片 GDSII 檔和(hé)簡單的(de)網路文本標籤，或者晶片焊盤圖案的(de)試算(suàn)表引腳圖，甚至隻有一個來自基闆供應商的(de)定義的(de)引腳圖案、焊盤的(de) DXF 檔，要怎麼辦？
無論我們的(de)來源是晶片文字檔、協同設計晶片摘要還是製造幾何資料，SiP Layout 都能滿足導入和(hé)轉換需求。輕鬆幾個命令便可(kě)以將資料轉換為基闆中完全定義的(de)元件和(hé)符號；基闆有網路指派，並做(zuò)好了(le)接合準備。此外，我們可(kě)以直接在 SiP 基闆設計中完成這些工作，無需進入庫元件或焊盤形狀編輯器。因為在編輯器中，我們將失去整個封裝的(de)環境（重建智慧基闆期間的(de)重要資訊，包括幾何資料）。
以下(xià)是一個簡單的(de)圖表來瞭解選項細節：
更多(duō)的(de)特定資料登錄清單可(kě)透過點擊：檔 -> 導入和(hé)添加 -> 標準晶片功能表項目來查看，或諮詢 Graser 技術團隊。
如果對於某個設置使用(yòng)了(le)不同數量記憶體或不同電源的(de)設計，我們有多(duō)種不同的(de)選擇並且想確保一次性輸入所有資料，怎麼做(zuò)呢(ne)？不用(yòng)擔心，SiP Layout 可(kě)以幫助我們發現各個不同的(de)組合，並從主基闆設計中提取單獨的(de)資料庫用(yòng)於驗證、分(fēn)析和(hé)製造。
第二步：將元件連接至封裝引腳
我們將元件放置好並準備進行連接後，一切就變得(de)簡單了(le)。但是，我們要確保在連接前完成閱讀網表資訊，從而確定要將哪個晶片焊盤連接到哪個封裝的(de)引腳上。
從試算(suàn)表、CSV 檔、電路圖或其他(tā)來源導入網路，或者根據引腳名稱/編號以及晶片到封裝引腳的(de)優化(huà)分(fēn)配即時定義網路。選擇我們最容易獲取的(de)資訊，這一步將顯示晶片和(hé)引腳之間的(de)連接線，此時我們便可(kě)以開始進行連線了(le)。
第三步：執行物(wù)理(lǐ) / 元件設計驗證
連線結束後，接下(xià)來應該驗證設計的(de)物(wù)理(lǐ)特性。現在開始對設計進行3D檢查以確認設計情況（並且進行3D線至線DRC間距檢查）；點擊 View -> 3D Model，定義 DRC 需求，並生成視圖。如果我們發現任何問題，可(kě)以直接在檢視器中更改引腳剖面，重新進行 DRC 檢查，並在情況完全符合我們要求時將新分(fēn)佈分(fēn)配回 layout 資料庫。
與 3D 檢查同樣重要的(de)是，除了(le) Constraint Manager 試算(suàn)表中的(de)標準物(wù)理(lǐ)、間距和(hé)電氣規則之外，SiP Layout 還提供了(le)強大(dà)的(de)組裝規則檢查。下(xià)圖所示為組裝規則檢查類別：
如果我們的(de)製造過程需要特定的(de)專有規則，Cadence RAVEL option 可(kě)以確定在設計上運行特定的(de)規則檢查。
第四步：電氣特性分(fēn)析
電氣特性分(fēn)析可(kě)以確保一切設計都在規格範圍內。
Sigrity™ XtractIM™ 工具是一個快(kuài)速高(gāo)性能的(de)用(yòng)於 IC 封裝 RLC 檢查和(hé)評估的(de)工具。借助生成高(gāo)精度寬頻模型並支援複雜封裝的(de)功能，它適用(yòng)於緊密整合的(de) SiP Layout 設計。Sigrity XtractIM 工具無縫地從設計中提取所有細節——3D 引線側視線型、焊料凸塊模型，甚至是開腔或者疊層晶片中晶片的(de)位置和(hé)高(gāo)度。
來源：Sigrity XtractIM 工具
第五步：生成製造資料和(hé)支援文檔
在創建設計、添加邏輯、驗證滿足物(wù)理(lǐ)和(hé)間距要求、並確保信號、熱和(hé)功率容差都符合規範之後，我們需要生成設計文檔和(hé)製造資料。
無論我們的(de)需求是否包括鍵合圖、OLP 資料、GDSII、DXF、Gerber 或其他(tā)資料格式，基本上都可(kě)以在 File -> Export 或 Manufacture 功能表下(xià)找到滿足需求的(de)匯出轉換器。
對於檔而言，無論我們需要設計的(de)引腳連接報告、連通(tōng)性報告，還是 PDF 文檔，輸出都輕而易舉。如果我們需要突出顯示設計的(de)某些特定區域，使用(yòng) 3D 檢視器的(de)標記和(hé)注釋功能即可(kě)，截取帶有文本符號的(de)詳細圖像並納入參考範圍。
本文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
