Power Integrity 增強亮點
PowerTree 技術
 |
Fly lines 顯示，更清楚訊號 nets 和(hé)零件 components 的(de)電源關係 |
|---|---|
|
多(duō)重 VRMs 來源的(de) power net 顯示 |
|
不同 power trees 比對顯示更彈性、更便於查看其拓譜差異 |
|
AMM 零件庫建立功能 |
Electrical / Thermal Analysis 電 / 熱分(fēn)析
|
對 Multi-Board 案例其 VRM 的(de) Sense pin 設置可(kě)跨資料區塊 |
|---|---|
|
新增負值電壓的(de)報告功能 |
|
在 Component Manager 中支援多(duō)重電源使用(yòng) |
|
自動啟動離散元件進行熱分(fēn)析 |
Signal Integrity 增強亮點
|
3D-EM Full-Wave HSSO Workflow |
|---|---|
全新高(gāo)速結構優化(huà)流程 (HSSO Workflow) 可(kě)與 Allegro 連動以執行差動訊號貫孔結構分(fēn)析 |
|
|
Trace Coating |
新增走線 coating 材質設定 |
|
|
SoC De-embedding Options |
新增「去除冶具效應」功能 |
|
|
P9 OpenPOWER Compliance Kit |
自動查驗如 NVLink、PCIe4和(hé) Xbus 介面的(de)規格，及比對 IBM 所給出 P9 系列的(de) MASK 規格 |
※ 維護期內的(de)客戶現在即可(kě)至 Cadence Online Support 網站下(xià)載取得(de) Sigrity QIR1 軟體程式。
