Cadence 近日推出 Sigrity™ 2017 版本，新增多(duō)項有助於加速 PCB 電源及訊號完整性簽核的(de)重要功能，如 Allegro® PowerTree™ 拓樸檢視及編輯器，幫助設計人(rén)員在設計週期中儘早快(kuài)速評估供電決定，也(yě)納入最新 PCIe 技術以實現高(gāo)速互連，其包含 PCI Express® (PCIe®) 4.0 合規套件，確保訊號完整性符合今年稍後發佈的(de)最新 PCIe 標準。
PowerDC
PowerTree
由電路圖或 PCB layout 抽出可(kě)視覺化(huà)的(de)電源迴路的(de)拓撲結構資料。
Speed2000
新增 ESD Simulation 的(de)工作流程
新增靜電分(fēn)析功能，以檢查放電問題對設計的(de)影(yǐng)響。
PowerSI
Special void 設定自動化(huà)
自動化(huà)功能可(kě)以根據模擬的(de)頻率自動設定 special void。
3DEM
支援多(duō)接腳被動元件
Multi-Terminal Circuits 支援多(duō)接腳被動元件的(de) SPICE model。
OptimizePI
PowerTree 整合在 OptimizePI 中
PowerTree 已經整合在 PDN 阻抗檢查工作流程中，並且可(kě)以應用(yòng)於自動化(huà) PDN 分(fēn)析簽核作業。
SystemSI
Serial Link Analysis – PCI-E Gen 4 Kit
在 PCI-E Gen4 的(de) Kit 項目包括 eye mask insertion 和(hé) return losses 等。
XtractIM
XtractIM EPA 的(de) HTML 報告與 APD 作交互查詢
在 EPA 點擊報表內 Per Pin 的(de) R 或 L 的(de) pin node 會自動對應到 APD 中的(de) Pin。
T2B
支援 IBIS 6.1
作 IBIS 模型轉換時支援 IBIS 6.1 規範的(de) [Initial_Delay]。
