本文要點
 |
降低 CPU 或 GPU 功耗的(de)技術有許多(duō)，這些技術聚焦軟體/韌體層面、系統層面和(hé)電晶體架構層面 |
|---|---|
|
其中兩種降低功耗的(de)技術為：動態電壓和(hé)頻率調節，即調整電源電平、信號電平和(hé)時鐘頻率以回應功耗需求 |
|
作為低功耗 VLSI (VLSI，超大(dà)型積體電路) 的(de)一部分(fēn)，動態電壓和(hé)頻率調節技術必須在硬體層面上實現 |
高(gāo)速處理(lǐ)器使用(yòng)動態電壓和(hé)頻率調節來調整功耗
當今的(de) CPU 能夠處理(lǐ)的(de)資料量比以往任何時候都要多(duō)，這要歸功於摩爾定律的(de)擴展和(hé)對更高(gāo)級應用(yòng)的(de)需求不斷增長。 2000 年 Intel 預測，如果按照(zhào)線性推斷，CPU 擴展將最終增加總功耗，直到超過太陽的(de)總輸出功率。當時，降低 CPU 功耗的(de)方法和(hé)低功耗架構成為 CPU 設計工程師和(hé)製造商的(de)主要關注點，這種趨勢一直持續至今。
低功耗 CPU、GPU、FPGA 和(hé) MCU 設計方法主要集中在三個方面：
|
低功耗架構： |
|---|---|
|
軟體和(hé)韌體： |
|
節流和(hé)睡(shuì)眠模式： |
其中，對於開始分(fēn)析元件資料表的(de)系統設計工程師來說，最後一個方面可(kě)能最為突出。動態電壓和(hé)頻率調節是主要的(de)用(yòng)於限制時鐘頻率和(hé)控制複雜處理(lǐ)器功耗的(de)方法，本文將詳細介紹這二者是如何影(yǐng)響設計的(de)。
動態電壓和(hé)頻率調節的(de)工作原理(lǐ)
當下(xià)的(de)現代數位元件由基於 MOSFET 的(de)電路構成，這些電路主要採用(yòng) CMOS 工藝生產；儘管在市售元件中仍然可(kě)以找到 TTL、ECL、NMOS 和(hé) BiCMOS 邏輯系列。所有基於 MOSFET 的(de)數位邏輯電路都使用(yòng)電壓電平來表示邏輯狀態，而邏輯電平必須位於某個數值範圍內，以表示二進位邏輯中的(de) 1 或 0。該電壓的(de)大(dà)小取決於數位元件的(de)電源電平。
在處理(lǐ)器中，我們有多(duō)個區塊來執行與處理(lǐ)和(hé)傳輸數位資料有關的(de)不同功能。其中包括：
CPU 區塊圖
|
緩存 (Cache)： |
|---|---|
|
控制單元 (Control unit)： |
|
算(suàn)數邏輯單位 (ALU)： |
最後是內核，用(yòng)於接收並執行控制單元提供的(de)指令。現代 CPU 可(kě)能有多(duō)個內核 (以 2 的(de)冪次方為單位) ，以此實現應用(yòng)並行化(huà)。每個內核使用(yòng)控制單元提供的(de)輸入資料和(hé)邏輯指令來執行特定的(de)資料操作。在內核和(hé)各個邏輯單元內，可(kě)以應用(yòng)動態電壓和(hé)頻率調節來降低總功耗。
邏輯單元中電晶體的(de)電壓電平
電晶體在工作時會在高(gāo)電壓電平和(hé)低電壓電平之間切換。儘管我們喜歡把電晶體看作是理(lǐ)想的(de)元件，但它們會有我們不希望出現的(de)寄生效應，這決定了(le)它們在工作中的(de)切換方式。下(xià)圖顯示的(de)是一個包含寄生效應的(de) MOSFET 等效電路圖。
輸入元件之間帶有寄生電容的(de)等效 MOSFET 模型
切換 MOSFET 所需的(de)功耗
從這個公式中，我們可(kě)以看到，電晶體可(kě)以在較低的(de)電壓下(xià)運行，以減少功耗。矽片上的(de)電容是非線性的(de)，電容大(dà)緻與電源電壓成反比。在較低電壓下(xià)運行，切換時間也(yě)隨之增加，然後切換信號的(de)功率頻譜就轉移到了(le)較低的(de)頻率。
時鐘頻率
CPU 內核包含一個時鐘，它以高(gāo)度穩定的(de)參考振盪器 (如晶體) 產生的(de)某個頻率的(de)特定倍數運行。相環鎖定迴路 (PLL) 用(yòng)於根據這個參考時鐘產生一個或多(duō)個更快(kuài)或更慢(màn)的(de)時鐘。透過降低時鐘速度，電晶體的(de)切換速度變慢(màn)，這也(yě)降低了(le) CPU 的(de)功耗。如果內核電壓不變，那麼每個時鐘週期的(de)功耗是不變的(de)，但在給定的(de)時間間隔內的(de)總功耗較低。
優化(huà)設計軟體中的(de)操作模式
可(kě)以使用(yòng)IC設計軟體中的(de)一套標準設計庫，在低功耗 VLSI 中實現動態電壓和(hé)頻率調節。雖然達到設計收斂所需的(de)時間較長，而且產品變得(de)更加複雜，但這種投資物(wù)有所值，因為這可(kě)以降低功耗。想要在產品中實現動態電壓和(hé)頻率調節的(de)設計工程師需要考慮所需的(de)操作模式，並確定在操作過程中關閉哪些核心功能。
利用(yòng)業界一流的(de) VLSI 設計軟體、系統分(fēn)析工具和(hé)電路模擬器，可(kě)以最大(dà)限度地降低整個系統的(de)功耗，而不僅僅是 CPU 內核的(de)功耗。如果您需要在實現動態電壓和(hé)頻率調節的(de)同時完成積體電路的(de)設計、模擬和(hé)佈局，Cadence 的(de)系統分(fēn)析工具可(kě)以提供全面的(de)電路、IC 和(hé) PCB 設計工具套件，幫助您輕鬆駕馭任何應用(yòng)和(hé)複雜程度。
而 Cadence 最新一代 SI/PI 解決方案 Sigrity™ X，以能進行系統級分(fēn)析的(de)強大(dà)新模擬引擎為特色，並包含 Cadence Clarity™ 3D Solver 的(de)創新大(dà)規模分(fēn)散式結構，更可(kě)解決當今頂尖技術人(rén)員在 5G 通(tōng)訊、汽車、超大(dà)型規模運算(suàn)以及航太與國防產業，所面臨到的(de)系統級模擬規模與可(kě)擴展性挑戰。
Sigrity 最新版本已於日前發佈，想了(le)解新版本中有那些實用(yòng)功能?
歡迎填寫下(xià)表索取由映陽科技編寫的(de) 「 What’s New in Sigrity 2021.1」圖文詳解中文版。
欲進一步了(le)解更多(duō) Cadence 系統分(fēn)析工具應用(yòng)，亦歡迎聯繫 Cadence 台灣授權代理(lǐ)商 - 映陽科技團隊。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
