By Paul McLellan, Cadence
去年 AWR Design Environment® 推出的(de)新版本 V16 具有跨平臺的(de)工作流程，支援基於 Virtuoso® (晶片) 和(hé) Allegro® (PCB / 封裝) 平臺的(de)射頻到毫米波設計，並與系統級分(fēn)析解決方案 Clarity™ 3D Solver 和(hé) Celsius™ Thermal Solver 整合。新版 AWR Design Environment，包括 Microwave Office® 電路設計軟體，使客戶能夠為汽車、雷達系統、5G 等應用(yòng)設計互聯系統。與同類競品的(de)工作流程相比，AWR 緊密整合的(de)平臺可(kě)以將周轉時間加速高(gāo)達 50%，其射頻整合水(shuǐ)準在業內也(yě)是首屈一指。
射頻設計一直是電子系統設計中最複雜的(de)領域之一。所有元件，甚至是不相關的(de)金屬片，都會互相影(yǐng)響。其中的(de)一項挑戰一直是缺乏良好的(de)整合設計工具。20 年前諾基亞副總裁曾表示射頻設計師非常稀少，他(tā)用(yòng)一個 excel 表格就列出了(le)所有全球有能力的(de)射頻設計師以及他(tā)們的(de)工作地點和(hé)聯繫方式。與現在相比，20 年前的(de)射頻設計更像是一門黑(hēi)科技，因為除了(le)模擬之外，基本上沒有任何射頻設計和(hé)分(fēn)析工具。但是在那時，Cadence® Spectre® RF 就已經問世了(le)；同時，Virtuoso 工具可(kě)以用(yòng)來在多(duō)邊形層面上佈置任何電路，包括射頻電路。但僅此而已。射頻設計依然是需要大(dà)費周折手工製作的(de)模擬設計。
如今的(de)情況已經有了(le)很大(dà)的(de)改善，無論是在有能力進行射頻設計的(de)設計師數量方面，還是在可(kě)用(yòng)設計工具的(de)範圍和(hé)品質方面。與手機剛問世時相比，射頻設計已經成為家常便飯——彼時想讓收音(yīn)機正常工作都是一個挑戰。
今天，隨著 AWR V16 版本發佈，高(gāo)效的(de)設計工具組合又向前邁進了(le)一步。5G 是大(dà)家關注的(de)熱點，但事實上，還有很多(duō)其他(tā)基於無線電的(de)通(tōng)信系統也(yě)很重要，從 WiFi 6 到藍牙，再到 Zigbee 等等。事實上，在資料中心之外，有線連接越來越少 (而在資料中心內，使用(yòng)越來越多(duō)的(de)是光(guāng)學連接)。筆記型電腦可(kě)能是通(tōng)過 WiFi 連接到網路，通(tōng)過藍牙連接到鍵盤和(hé)滑鼠，以及 Zoom 耳機和(hé)話筒。不久以前，所有這些都是有線連接。手機設備具備以上所有功能，更具備高(gāo)速資料網路連接 (5G、LTE、4G 語音(yīn)、4G 資料，以及更早的(de)標準) 和(hé) GPS；當然 GPS 隻是用(yòng)於接收信號，並不能向衛星發射信號。
從無線電的(de)角度來看，5G 是兩個完全不同的(de)標準，即 6GHz 以下(xià) (也(yě)稱為低頻和(hé)中頻) 和(hé)毫米波；後者不是指剛剛超過 6GHz 的(de)頻段，而是在無線電頻譜上的(de) 24-100GHz。5G 實際上有無限的(de)頻寬可(kě)用(yòng)，但也(yě)面臨嚴重的(de)挑戰：5G 信號不能穿過牆壁或車窗(chuāng)，而且隻能在空中傳播幾百米。這個頻率與 6GHz 以下(xià)的(de)頻段有很大(dà)的(de)不同，它需要不同的(de)無線電和(hé)不同的(de)波束賦形方法。如果想要更進一步瞭解毫米波這項技術，請閱讀文章(zhāng)《產業觀察 ｜ 如何從技術角度看待 5G 毫米波的(de)商用(yòng)價值》。如果以上內容聽起來足夠有挑戰性，那麼 6G 則更勝一籌，進入了(le)所謂的(de)太赫茲 (Terahertz) 頻段，實際上大(dà)約是 500+GHz。
AWR V16 版本有很多(duō)新功能，最重要的(de)幾項包括：
 |
與 Allegro 整合：確保與 PCB 和(hé) IC 封裝設計流程的(de)製造相容性和(hé)射頻整合 |
|---|---|
|
與 Virtuoso 整合：利用(yòng) AWR Microwave Office 完成射頻前端設計 IP，並將其與 Virtuoso Layout Suite 結合使用(yòng)，以進行積體電路和(hé)模組整合 |
|
與 Clarity 3D Solver 整合：支援 EM 分(fēn)析，用(yòng)於大(dà)型射頻結構的(de)設計驗證，例如模組封裝和(hé)相控陣饋電網路 |
|
與 Celsius Thermal Solver 整合：為單片微波 IC (MMIC) 和(hé) PCB 高(gāo)功率射頻應用(yòng)提供熱分(fēn)析 |
|
AWR 增強功能：利用(yòng)設計自動化(huà)和(hé)有限元分(fēn)析 (FEA) 求解器性能的(de)增強，加速射頻 IP 的(de)創建 |
這些整合並不都是獨立的(de)，而且可(kě)能都需要一起運行；因為一個基於射頻的(de)現代系統可(kě)能包括天線、PCB、封裝、帶有無源器件和(hé)發射機的(de)中介層，以及帶有無源器件和(hé)大(dà)部分(fēn)射頻電路的(de)晶片。AWR V16 技術簡介中有這樣一段話：
「先進的(de)整合方法帶來了(le)尺寸更小、更高(gāo)效的(de)系統。然而，這些高(gāo)度整合的(de)系統也(yě)更複雜，更容易出錯，因為各個元件相互依賴，具有跨結構互連的(de)複雜網路，以及從多(duō)個來源彙集跨平臺組裝設計數據的(de)挑戰。為了(le)解決這些設計障礙，AWR Design Environment V16 為開發 MMIC 和(hé)射頻 PCB IP 提供了(le)一個增強的(de)平臺。設計團隊可(kě)以透過 Cadence EDA 軟體組合中的(de)成熟功能，包括用(yòng)於 PCB 和(hé)系統級封裝 (SiP) 設計的(de) Allegro 平臺，以及用(yòng)於 RFIC和(hé)模組的(de) Virtuoso 平臺，將他(tā)們的(de) MMIC 和(hé)射頻 PCB IP 納入由 IC 和(hé)中介層、PCB 以及模組組成的(de)電子系統中。」
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
