技 術 信 息

    目前位置:

  • 技術信息
  • OrCAD 系列
  • 實用(yòng)筆記 | 如何設計與模擬阻抗匹配網路

實用(yòng)筆記 | 如何設計與模擬阻抗匹配網路

何時應使用(yòng)阻抗匹配網路,哪種網路適合系統?

答(dá)案是:「視情況而定」。如果設計兩個零件之間的(de)互連線時,源和(hé)負載的(de)阻抗不匹配,那麼則很有可(kě)能需要一個匹配網路。

是否需要阻抗匹配網路?

答(dá)案取決於信號的(de)上升時間和(hé)沿互連線的(de)傳播延遲。如果傳播延遲超過信號上升時間約 50%(對於數位信號),或者超過振盪週期的(de)四分(fēn)之一(對於類比信號),則需要考慮阻抗匹配。

對於需要輸出一系列類比信號的(de)放大(dà)器,在確定阻抗匹配需求時,需要考慮所需的(de)最大(dà)輸出頻率。這通(tōng)常透過取最大(dà)輸出頻率(fmax),並轉換為振盪週期,再將其轉換為等效上升時間(teq)來實現。對於最大(dà)輸出頻率,該等效上升時間等於振盪週期的(de) 35%。一旦傳播延遲超過該上升時間的(de) 50%,就需要阻抗匹配。

圖 1:放大(dà)器阻抗匹配的(de)條件

阻抗匹配網路

首先,需要注意的(de)是,通(tōng)常隻需要為負載或源元件,而不是同時為兩者設計阻抗匹配網路。這是因為傳輸線的(de)阻抗可(kě)以透過調整其幾何形狀來調整。如此一來,可(kě)以立即將走線阻抗與源或負載匹配,同時一個匹配網路將連接到另一個零件。

通(tōng)常,每條單端傳輸線與源的(de)阻抗都匹配,而且有一個匹配網路與負載連接。目標是改變由負載 + 匹配網路形成的(de)等效電路的(de)阻抗,使其匹配傳輸線的(de)阻抗。

可(kě)供選擇的(de)有幾種阻抗匹配網路:最簡單的(de)匹配網路將電阻與負載串聯或並聯(接地)。例如,如果源和(hé)傳輸線具有相同的(de)阻抗,但負載的(de)輸入阻抗非常小,則可(kě)以將一個電阻連接到負載的(de)輸入埠,使其阻抗增加,以匹配傳輸線的(de)阻抗。

電阻並聯的(de)話,會得(de)到相反的(de)效果。並聯電阻有效地降低了(le)負載 + 端接電阻並聯電路的(de)等效阻抗,使其與傳輸線的(de)阻抗相匹配。下(xià)圖展示了(le)六種有效的(de)阻抗匹配網路:

圖 2:源阻抗和(hé)負載阻抗的(de)一些常見阻抗匹配網路

請注意! 以上所示的(de)源和(hé)負載的(de)電路模型包括輸出和(hé)輸入電抗值,這些值通(tōng)常僅由電容決定。輸出 / 輸入電容通(tōng)常可(kě)以在相關部件的(de)資料手冊中找到。元件模型中的(de)輸出 / 輸入電容需要與輸出/輸入電阻並聯,電阻值的(de)選擇需要與目標頻率下(xià)的(de)準確阻抗值相匹配。

設計和(hé)類比阻抗匹配網路

通(tōng)常在特定頻率或特定波形下(xià)類比阻抗匹配網路。涉及類比信號時,一些工程師發現在頻域中設計更為容易。但是,如果不熟悉頻域SPICE模擬,也(yě)可(kě)以使用(yòng)正弦電壓源在時域中進行。涉及數位信號或任意波形時,在時域中設計和(hé)模擬會好很多(duō),因為頻域類比需要估計這些信號的(de)功率頻譜。

首先將一個源與一個具有規定阻抗的(de)等效電阻串聯,進行模擬;然後,將其串聯到一個具有規定阻抗的(de)電阻上,從而模擬傳輸線;最後,將其串聯到負載,負載用(yòng)一個具有規定阻抗的(de)電阻表示。

為了(le)確定網路是否與傳輸線的(de)負載阻抗匹配,需要測量流經網路的(de)電流和(hé)網路上的(de)電壓降。透過計算(suàn)電壓電流比可(kě)以得(de)到阻抗;還可(kě)以計算(suàn)匹配網路中累積的(de)相位差。

圖 3:並聯電阻阻抗匹配網路中電壓和(hé)電流的(de)大(dà)小和(hé)相位差的(de)方程式

一旦建立了(le)確定負載阻抗的(de)模型,就可(kě)以調整阻抗匹配網路中電路元件值,從而確定匹配的(de)負載何時具有所需的(de)阻抗值。這需要迴圈訪問連續的(de)電路元件值。然後,可(kě)以使用(yòng) Optimizer(優化(huà)器)來確定匹配阻抗所需的(de)確切元件值。

推薦閱讀 自從用(yòng)對了(le) PSpice 優化(huà)器,我上班都有時間泡茶了(le)

關於阻抗受控佈線的(de)說明(míng)

阻抗受控佈線是一種很好的(de)方法,可(kě)確保走線的(de)阻抗值與電路闆中各種源和(hé)負載的(de)阻抗匹配,進而確保電路闆中大(dà)多(duō)數互連線的(de)阻抗匹配。許多(duō)根據特定信號標準專門設計的(de)元件可(kě)實現特定的(de)阻抗值,因此隻需考慮設計出與特定阻抗匹配的(de)走線幾何形狀。

然而,即使使用(yòng)特定的(de)信號標準,也(yě)並非所有元件都能實現阻抗匹配,而且受控佈線也(yě)不能消除特定互連線中的(de)阻抗不匹配。因此,應始終分(fēn)別檢查負載 / 源的(de)輸入 / 輸出阻抗,確定哪些互連線需要阻抗匹配網路。

推薦閱讀 PCB 設計同步分(fēn)析 6 大(dà)隱藏技巧三 :分(fēn)秒掌握訊號特性阻抗

譯文授權轉載出處 (映陽科技協同校閱)

長按識別 QRcode,關注「Cadence 楷登 PCB 及封裝資源中心」

歡迎關注 Graser 社群,即時掌握最新技術應用(yòng)資訊