By Cadence
本文要點
 |
接地雜訊是 PCB 上可(kě)能出現的(de)多(duō)類信號幹擾的(de)總稱，所有這些幹擾類型都會影(yǐng)響 PCB 的(de)工作方式。 |
|---|---|
|
接地雜訊會帶來信號完整性問題和(hé)性能問題，最終會導緻 PCB 出現故障。 |
|
採用(yòng)新型基闆和(hé)銅連接器製作 PCB 可(kě)以大(dà)大(dà)減少雜訊和(hé)電串擾的(de)數量。 |
PCB 的(de)功能取決於許多(duō)不同的(de)因素，包括實體佈局、使用(yòng)的(de)材料以及隨時間變化(huà)的(de)元件壓力。PCB 元件之間的(de)電氣幹擾，也(yě)被稱為 接地雜訊，在 PCB 的(de)運行過程中會產生廣泛的(de)不良後果。這些問題包括 破壞信號完整性、意外的(de)熱變化(huà) 和(hé) 元件故障。因此，減少接地雜訊是 PCB 設計師應首先關注的(de)要點。本文將深入介紹如何減少接地雜訊，以及 CAD 工具如何幫助我們實現這一目標。
什(shén)麼是接地雜訊？
接地雜訊有許多(duō)別稱，其中包括電氣幹擾和(hé)串擾。PCB 中的(de)電路要依靠一定量的(de)電流和(hé)電壓才能正常工作。這意味著每個電路都必須有適量的(de)電能，而且電能必須被輸送到正確的(de)位置。如果電路之間發生意外連接，就會導緻電能以意想不到的(de)方式在電路之間溢出，從而產生接地雜訊。
分(fēn)析接地雜訊
要確保 PCB 正常工作，分(fēn)析接地雜訊 至關重要，在高(gāo)速 PCB 中更是如此。儘管擁有許多(duō)電路的(de)複雜 PCB 更容易產生接地雜訊，但如果設計不良，即使是簡單的(de)電路佈局也(yě)會產生雜訊。PCB 設計軟體利用(yòng)雜訊數據來表明(míng) PCB 具體產生了(le)多(duō)少接地雜訊。雜訊數字可(kě)以表明(míng)有多(duō)少接地雜訊來自不同的(de)來源，如走線之間的(de)意外連接或熱雜訊。
PCB 的(de)佈局和(hé)電源需求往往意味著，給不同 PCB 帶來問題的(de)接地雜訊來源各不相同。例如，較長的(de)走線更可(kě)能存在意外連接，而大(dà)功耗 PCB 更可(kě)能存在熱問題。由於總是有一些來自預期來源的(de)雜訊，因此功能上是不可(kě)能將接地雜訊降低為零的(de)；但是，我們可(kě)以儘量將雜訊降至最低。
歡迎點擊觀看下(xià)方 2 分(fēn)鐘影(yǐng)片，告訴你如何實現和(hé)高(gāo)速設計須注意的(de)地方↓↓
( 中文字幕 / 中文配音(yīn) )
溫馨提醒：觀看前可(kě)在影(yǐng)片下(xià)方設定圖示調整畫質至 1080p HD，以獲得(de)最佳觀看體驗
瞭解如何減少接地雜訊的(de)重要性
將 PCB 的(de)接地雜訊降至最低，可(kě)確保其電路的(de)信號完整性始終完好無損。損失信號完整性會導緻多(duō)種 PCB 問題——從短路到輻射發射。這些問題相互疊加會產生串級效應，從而隨著時間的(de)推移而不斷增加接地雜訊。當用(yòng)戶在 PCB 上施加電流時，兩個電路離得(de)越近，它們之間就越有可(kě)能產生串擾。借助簡單的(de)幾何形狀，通(tōng)常可(kě)以解決此類串擾問題。
儘管降低接地雜訊隻是確保 PCB 實現高(gāo)性能的(de)一部分(fēn)，但降低雜訊可(kě)以有效規避諸如電路闆故障等令人(rén)頭疼的(de)執行時間問題。性能問題也(yě)可(kě)能表現為數位網路中回應時間緩慢(màn)、資料丟失或耗電量出現峰值。
謹慎選擇 PCB 材料以減少接地雜訊
不同的(de)材料具有不同的(de)導電性，因此組合使用(yòng)不同的(de)材料是減少接地雜訊的(de)一種方法。在確定減少接地雜訊的(de)最佳途徑時，必須注意 PCB 中對接地雜訊影(yǐng)響最大(dà)的(de)兩種關鍵材料類型：放置元件的(de)基闆和(hé)用(yòng)於導電走線的(de)金屬。
一塊結構良好的(de) PCB 應該有強絕緣體的(de)基闆和(hé)高(gāo)導電性的(de)導線。PCB 中最常見的(de)基闆和(hé)導線材料組合是玻璃環氧樹脂和(hé)銅。由於玻璃環氧樹脂是一種絕緣體，在一般應用(yòng)中，它能很好地讓電流待在銅線內應有的(de)位置。
然而，設計高(gāo)速和(hé)高(gāo)頻率 PCB 是一項挑戰，因為它們自然會產生大(dà)量的(de)接地雜訊。這不是材料的(de)問題；在設計處理(lǐ)大(dà)量電流的(de) PCB 時，最強大(dà)的(de)絕緣體和(hé)導體也(yě)會承受壓力。這些材料的(de)結構往往需要與其他(tā) PCB 所採用(yòng)的(de)結構不同。
涉及單端微帶線的(de)新模型允許銅線以低於正常水(shuǐ)準的(de)阻抗發揮作用(yòng)，從而增強其導電性並從整體上減少接地雜訊。高(gāo)導電性的(de)銅線可(kě)同時減少多(duō)種類型的(de)接地雜訊和(hé)串擾，在高(gāo)壓力情況下(xià)提高(gāo)信號完整性和(hé)可(kě)靠性。
善用(yòng) PCB工具減少接地雜訊
瞭解如何減少接地雜訊可(kě)以對 PCB 功能產生十分(fēn)積極的(de)影(yǐng)響，因此，設計師應該選用(yòng)有助於關注這一重要問題的(de) PCB 分(fēn)析軟體。Cadence 提供了(le)分(fēn)析 PCB 設計的(de)理(lǐ)想工具，如 Allegro® PCB Designer、High-Speed Option、Sigrity Aurora 等軟體；更有利用(yòng)增強現實 (AR) 技術和(hé)直觀互動來準確評估並改進 PCB 的(de) inspectAR 工具，實現快(kuài)速、簡單的(de) PCB 檢查、調試、返工和(hé)組裝。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
