隨著工業上對新型自動化(huà)、消費者對無線設備，以及醫療和(hé)航空航太等領域對技術發展的(de)需求日益增長，這些領域對 PCB 的(de)需求也(yě)在不斷升級。如果我們能緊跟需求，設計出更小且更複雜的(de)電路闆，便能實現 PCB 設計工具市場的(de)增長。對於 PCB 設計人(rén)員而言，這意味著在設計方面所面臨的(de)新挑戰比以往任何時候都多(duō)。
高(gāo)速 PCB 的(de) layout 設計基於我們作為 PCB 設計人(rén)員已經掌握的(de)技能。元器件的(de)佈局仍需要符合可(kě)製造性設計以及測試要求，而走線規劃仍將採用(yòng)業界公認的(de)寬度和(hé)間距設計規則。然而，本文提出了(le)我們都需要熟悉的(de)一些更嚴格的(de)高(gāo)速電路相關要求和(hé)設計實踐。我們將對其中部分(fēn)進行詳細說明(míng)，讓您快(kuài)速理(lǐ)解高(gāo)速 layout 設計。
從電路圖開始
有些人(rén)可(kě)能認為在高(gāo)速 PCB 的(de) layout 設計中，電路圖是最無需擔心的(de)，但我們有不同看法。除了(le)將電路邏輯推及佈局工具之外，電路圖一直以來都是電路物(wù)理(lǐ) layout 的(de)圖形表示。創建一個雜亂無序的(de)電路圖隻會增加佈局的(de)難度，因為電路的(de)意圖沒有得(de)到清楚傳達。談到高(gāo)速設計，意圖清晰極為重要。
在高(gāo)速設計電路圖中，無需擔心使用(yòng)多(duō)張電路圖來展開電路。關鍵是要有邏輯地表示出電路流程，使之在物(wù)理(lǐ)設計佈局時容易理(lǐ)解。對於信號路徑尤其如此，這些元器件和(hé)線網組共同構成一個完整的(de)高(gāo)速電路。為了(le)在 PCB 上正確佈局信號路徑，設計人(rén)員需要清楚瞭解其在電路圖上的(de)實際路徑。
可(kě)以透過在電路圖中添加一些額外細節來進行幫助：
 |
關鍵元器件的(de)放置位置以及所處闆側。 |
|---|---|
|
特定元器件周圍的(de)禁止佈線區域。 |
|
差動對佈線資訊。 |
|
高(gāo)速佈線資訊，例如對走線長度、匹配線長、拓撲結構和(hé)阻抗控制線的(de)限制。 |
儘量向電路圖中添加更多(duō)資訊，以說明(míng)闡明(míng)佈局電路闆的(de)意圖。如果是由其他(tā)人(rén)為我們執行佈局，這點則更為關鍵，同時還有助於我們保持條理(lǐ)。
對於高(gāo)速設計，瞭解電路闆的(de)要求至關重要。
闆材和(hé)疊層
我們擁有的(de)最重要的(de)一大(dà)資源便是 PCB 製造商。開始進行一個新設計時，應儘快(kuài)與廠方和(hé)元件供應商聯繫。高(gāo)速設計時，他(tā)們將能幫助我們做(zuò)出最佳的(de)闆材和(hé)疊層決策。
進行電路闆的(de)疊層規劃時，還應該使用(yòng)阻抗計算(suàn)器。很多(duō)高(gāo)級計算(suàn)器都通(tōng)過可(kě)以輸入闆材和(hé)厚度來計算(suàn)帶狀線和(hé)微帶線的(de)走線寬度。
元器件放置
首先，高(gāo)速設計中的(de)元器件佈局應遵循標準 PCB 佈局實踐和(hé)設計規則。這意味著一如既往地按照(zhào) DFM 和(hé) DFT 指南(nán)放置元器件。根據高(gāo)速電路的(de)路徑來佈置元器件則更加複雜。
過去，我們可(kě)以根據需要自由地將元器件分(fēn)散佈置到電路闆上，以便平衡佈局或提供額外的(de)佈線空間，而現在則需要優先考慮電路路徑。高(gāo)速電路中，通(tōng)常需要將特定元器件放置的(de)非常緊湊，從而最大(dà)程度減小信號的(de)傳播距離。
此外，還需要遵循電路圖中列出的(de)電路路徑，以確保關鍵線網的(de)引腳連接最為直接。這通(tōng)常會變成一場為保持 DFM 和(hé) DFT 的(de)標準佈局規則的(de)權衡，而這需要設計人(rén)員的(de)專業技能來實現一種滿足所有要求的(de)佈局。
此外，放置元器件時，還需要注意避免信號走線穿過分(fēn)離平面。對於高(gāo)速設計，確保每個信號都有清晰的(de)返回路徑更為重要。在設計中，還可(kě)能會遇到比正常情況下(xià)更大(dà)的(de)散熱問題。這意味著，高(gāo)速設計的(de)降溫要求可(kě)能更高(gāo)，因此需要考慮為成品設備送風，以防止元器件過熱。
在電路闆設計時，採用(yòng)智慧高(gāo)速佈局可(kě)儘量減少設計問題的(de)產生。
佈線高(gāo)速 PCB 電路
在高(gāo)速設計中，大(dà)量走線的(de)佈置都同以往一樣。可(kě)能存在的(de)一個區別便是走線之間的(de)長度要求。一些走線會有最小長度要求，而另一些則可(kě)能有最大(dà)長度要求，甚至還可(kě)能需要與其他(tā)走線的(de)長度相匹配。PCB 設計 CAD 系統的(de)功能可(kě)以說明(míng)我們完成這樣的(de)佈線任務。對阻抗控制佈線的(de)走線寬度計算(suàn)（在設置電路闆疊層時首先檢查的(de)走線）將有助於高(gāo)速佈線規則和(hé)屬性的(de)設置。
最直接的(de)走線路徑並不總是我們需要的(de)佈線方案。例如，所有連線可(kě)能需要採用(yòng)菊輪鍊式(daisy chain)佈線，而這將增加線網的(de)總長度。此時，可(kě)能需要調整元器件的(de)位置，以便更好地設置所需的(de)高(gāo)速走線。還需要進行高(gāo)速傳輸線路的(de)佈線，這時需要注意整個信號路徑，而不僅僅是從積體電路的(de)驅動器引腳到電阻元件的(de)走線。這是因為信號路徑貫穿從驅動器到接收器的(de)所有元器件；也(yě)即所謂的(de)擴展網或 xnet。
設計高(gāo)速電路闆時，從一開始便需要考慮很多(duō)方面，是我們 PCB 設計人(rén)員對已經具備的(de)技能的(de)拓展。
Allegro® PCB 設計工具可(kě)為我們提供大(dà)量幫助。借助這些工具，我們能夠輕鬆地佈線差動對、匹配線長、高(gāo)速拓撲結構和(hé)信號路徑。此外，Allegro PCB 設計工具還擁有完整的(de)設計規則，有助於我們在高(gāo)速 PCB 設計中保持良好進展。
中文版授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
