電子設計自動化(huà)領域領先的(de)供應商 Cadence，與諸位分(fēn)享 Cadence Allegro、Sigrity 等產品最新的(de)科技成果和(hé)進展，並向電子設計工程師展示 Cadence 獨有的(de) PCB 和(hé)封裝設計解決方案。「升級到 Allegro 17.2-2016 的(de) 10 大(dà)理(lǐ)由」系列繼續推出，歡迎共同探討~~今天帶來的(de)是「升級到 Allegro 17.2-2016 的(de) 10大(dà)理(lǐ)由之 9：新設計規則檢查」。
Allegro PCB 17.2-2016 發行版本增強了(le)鑽孔相關功能
我們為實際的(de)鑽孔工具、背鑽工具、方形孔、沉頭孔等增加了(le)焊點定義，並增加了(le)鑽孔容差。應廣大(dà)用(yòng)戶需求，背鑽位置現在完全支援DRC 間距規則。（見升級到Allegro17.2-2016 的(de)10 大(dà)理(lǐ)由之 4:行業領先的(de)背鑽能力）。
同時更新的(de)還有標準鑽孔間距 DRC 的(de)行為變化(huà)。追溯到 16.2 版本，我們提供了(le)鑽孔 DRC 來支持「內層無盤工藝」功能。該檢查功能隻有在焊點被刪除、或者焊點尺寸比鑽孔小時（測位焊點）才有效。從那以後，出現了(le)針對鑽孔檢查的(de)大(dà)量需求，無論焊點是否存在。
增強的(de)鑽孔 DRC
在 Allegro PCB 17.2 中，分(fēn)析模式中添加了(le)新的(de)間距選項控制開關—稱為「Checkholes within pads」的(de)設計模式功能表。
 |
打開開關，運行鑽孔檢查時直接使用(yòng)鑽孔資訊（在該 DRC 計算(suàn)模式下(xià)，與是否存在跟鑽孔相連的(de)焊點無關）。換句話說，無論是否存在焊點，都會進行鑽孔檢查。 |
|---|---|
|
關閉開關，鑽孔檢查隻有當焊點被抑制或處於未定義狀態、暴露空孔時才相關。這是預設的(de)設置，並與之前版本相容。 |
銳角檢測
設計規則 DRC 也(yě)引入了(le)基於四個角度的(de)檢查。銳角檢查通(tōng)過 new Setup-> Constraints -> Modes command 運行，然後選擇 Design Modes (Acute Angle Detection) 進入到 Analysis Modes。DRC 模式可(kě)設置為 On-line、Off 或 Batch 模式，角度可(kě)在 < 0 : 90 > 度範圍內進行設置。
在 Acute Angle DRC 視圖，DRC 標記包括字元「AA」，則為報錯。Acute Angle DRC Checks 表現為：
最小 shape 邊緣到邊緣 - 銅層輪廓為銳角且角度過小
最小線到焊點 - 焊點入口與線段產生銳角
最小線到角度 - 銅層與線段交叉產生銳角
最小線對角度 - 線段交叉產生銳角
Net Class-Class 規則分(fēn)配
很多(duō)用(yòng)戶擔心我們在約束管理(lǐ)器中展示 Net Class-Class 規則的(de)方法。我們收到的(de)回饋是執行過程冗長、難以理(lǐ)解。我很高(gāo)興地宣佈我們的(de)約束管理(lǐ)器團隊開發了(le)一個選項，可(kě)以看到二維陣列的(de)規則分(fēn)配。打開 Spacing Domain – Net Class-Class 工作表，即可(kě)看到新的(de)「Cset assignment matrix」。
延伸閱讀
文章(zhāng)授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
