如果不是射頻設計界的(de)一員，那麼所有模擬振盪器 (oscillator) 的(de)使用(yòng)看起來可(kě)能都很深奧。然而隨著新產品的(de)設計頻率越來越高(gāo)，更多(duō)積體電路和(hé)電路闆設計人(rén)員都應該熟知 RF 振盪器元件和(hé)電路。
一旦達到千兆赫 (GHz) 以上的(de)頻率範圍，相比離散元件，系統級晶片 (SoCs) 和(hé)積體電路 (ICs) 便成為了(le) RF 振盪器的(de)更佳選擇。對於涉及 GHz 頻率範圍的(de)設計人(rén)員，本文將討論一些所有設計人(rén)員都應該了(le)解的(de)基本振盪器及重要的(de) layout 技巧。
科普小知識振盪器 是用(yòng)來產生具有周期性的(de)類比訊號（常是正弦波或方波）的(de)電子電路。
射頻振盪器 (RF Oscillator) 的(de)設計
許多(duō)標準振盪器電路都可(kě)以採用(yòng)現成的(de)元件來設計。這些電路通(tōng)常包括一個或多(duō)個 FET 場效應管 (BJT 雙極型電晶體、JFET 結型場效應管或 MESFET 金屬半導體場效應管)、多(duō)個無源元件、一個或多(duō)個運算(suàn)放大(dà)器和(hé) / 或一個變容二極體。要使上述任何一個電路達到 GHz 頻率，都需要使用(yòng) GaAs (頻寬小於 10 GHz) 或 GaN (頻寬大(dà)於 10 GHz) 有源元件。
由於多(duō)種原因，很難讓這些由離散元件構成的(de)振盪器在 GHz 高(gāo)頻率下(xià)工作。所涉及的(de)問題是由共振頻率足夠高(gāo)的(de)微小電感器和(hé)電容器的(de)可(kě)用(yòng)性，以及實際電路佈局中的(de)寄生效應所引起。所涉及的(de)成本也(yě)將比簡單地使用(yòng) RF 振盪器積體電路或晶體振盪器要高(gāo)。儘管存在這些困難，我們也(yě)可(kě)以使用(yòng)離散元件來構建一個可(kě)以在數百或數千兆赫的(de)頻率下(xià)與商業現貨元件一起運行的(de) RF 振盪器。
圖 1：四個基本振盪器電路
如果在設計一個必須在高(gāo)功率下(xià)工作的(de)自訂信號鏈時，沒有可(kě)用(yòng)的(de) RF 振盪器積體電路，則可(kě)以使用(yòng)離散元件構建上述任何振盪器電路或壓控振盪器 / 壓控晶體振盪器/數控振盪器 (VCO / VCXO / NCO) 電路。用(yòng)離散元件製造上述任何振盪器都需要自共振頻率足夠高(gāo)的(de)無源器件。
特定電路可(kě)能輸出方波、三角波 / 鋸齒波或指數波 (弛緩振盪器, relaxation oscillator)。 將輸出轉換為正弦波的(de)最簡單的(de)方式是使用(yòng)積分(fēn)器、微分(fēn)器、高(gāo)階 RC 濾波器或限幅電路。例如，壓控振盪器 (VCOs) 大(dà)都是產生三角波，可(kě)以用(yòng)史密特觸發電路 (Schmitt trigger circuit) 將其轉換成方波。使方波透過截止頻率接近基波的(de)三階 (或更高(gāo)階) RC 濾波器後，便可(kě)以將方波輸出轉換成近似正弦波，然而這對於 GHz 頻率下(xià)的(de)離散 COTS 元件相當困難。更精確的(de)信號轉換方法則需要運算(suàn)放大(dà)器和(hé) LC 儲能電路，這些不在本文討論範圍之內。
將 RF 振盪器引入信號鏈
微波器件公司已經花了(le)大(dà)量時間開發和(hé)完善 RF 振盪器電路的(de)積體電路。這些元件的(de)相位雜訊往往相當低，並且通(tōng)常都是表面黏著元件，尤其是在設計用(yòng)途為高(gāo)頻工作時。這些元件可(kě)以選用(yòng)上述任一電路，也(yě)可(kě)以使用(yòng)內部整數型 / 分(fēn)數型鎖相迴路 (PLL) 將頻率合成至高(gāo)頻。可(kě)供選擇的(de)電路頻率範圍是幾 MHz 到數十 GHz。
這些 RF 振盪器積體電路也(yě)可(kě)以使用(yòng)一個數控振盪器 (NCO) 或壓控振盪器 (VCO) 分(fēn)別生成一個 MHz 或 GHz 信號。這些積體電路還可(kě)以用(yòng)作 PLL 回饋迴路中的(de)基底振盪器，用(yòng)於合成更大(dà)頻率。採用(yòng)這種實現方式時須注意，因為該系統中使用(yòng)的(de)任何 RF 振盪器的(de)頻寬都較為有限。此外，迴路濾波器 (基本都是低通(tōng)濾波器) 和(hé)相位檢測器限制了(le)擷取和(hé)鎖定範圍，使兩個範圍都較小。應選用(yòng)頻寬足夠大(dà)的(de)振盪器，使其能夠與擷取 / 鎖定範圍重疊。
RF 振盪器積體電路、任何由離散元件構成的(de) RF 振盪器以及信號鏈中的(de)所有其他(tā)元件都應使用(yòng)表面黏著元件，因為當通(tōng)孔類過孔與通(tōng)孔元件一起使用(yòng)時，可(kě)能會出現某些信號完整性問題。在次 WiFi 頻率下(xià)，隻要反鑽所有過孔和(hé)殘留元件短截線，通(tōng)孔元件就不會有信號問題。然而，這增加了(le)製造和(hé)組裝成本，因為需要多(duō)個步驟來移除過孔和(hé)元件引線上的(de)短截線。因此，最好在較高(gāo)的(de)射頻頻率下(xià)使用(yòng)表面黏著元件。
圖 2：與任何 RF 振盪器一起使用(yòng)時，連接器 (如：邊緣安裝的(de)形狀記憶合金 (SMA) 連接器) 等需要精確的(de)阻抗匹配。
毫米波 (mmWAVE) 振盪器佈線要點
如果將 mmWAVE 頻率的(de) RF 振盪器用(yòng)作穩定的(de)基準振盪器，則應儘量避免使用(yòng)任何過孔，尤其是通(tōng)孔類過孔。毫米波電路闆中的(de)通(tōng)孔類過孔問題與插入損耗和(hé)共振有關。首先，這些結構往往相當大(dà)，因此它們的(de)幾何共振頻率往往與RF振盪器的(de)輸出頻率相似。過孔中的(de)任何共振信號都將成為 EMI 電磁幹擾和(hé)容性過孔間耦合的(de)來源。
其次，將這些過孔的(de)阻抗與互連匹配，以防止反射並確保低插入損耗很難。對於高(gāo)度穩定的(de) RF 基準振盪器，確保信號完整性和(hé)防止失真至關重要，而且，需要適當調整過孔尺寸以防止插入損耗。對於調頻或用(yòng)於調變另一個信號的(de) RF 振盪器，過孔構建需要精確，以具有足夠寬的(de)平緩頻寬。例如，如果過孔阻抗頻譜沒有正確建模，則對於高(gāo)密度互連 (HDI) 電路闆中的(de) RF 振盪器，可(kě)能很難確保 5G 調變方案 (如濾波器組多(duō)載波 (FBMC)、通(tōng)用(yòng)濾波多(duō)載波 (UFMC)、廣義分(fēn)頻多(duō)工 (GFDM) 以及濾波正交分(fēn)頻多(duō)工 (f-OFDM) )中的(de)信號完整性。
無論是從零開始設計 RF 振盪器，還是需要將現有元件加入 PCB 中，隻要使用(yòng)正確的(de) PCB 設計和(hé)分(fēn)析軟體，便可(kě)以設計、佈局這些電路和(hé) PCB 並模擬其行為。Allegro® PCB Designer 中的(de)分(fēn)析工具和(hé) Cadence 的(de)全套分(fēn)析工具非常適合運行 RF 振盪器電路的(de)預佈局分(fēn)析；Cadence 的(de)佈局後分(fēn)析工具如 Sigrity、 Aurora 也(yě)非常適合檢查複雜佈局中可(kě)能出現的(de)信號完整性問題。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
