By Paul McLellan, Cadence
在前不久結束的(de) DesignCon 上，Cadence 及其客戶 IBM 就 32 GT/s 及以上的(de)高(gāo)級 IBIS-AMI 技術 做(zuò)出了(le)演講教程。Cadence 專家 Paul 親臨現場，為大(dà)家帶來第一手講義筆記~
IBIS-AMI 技術讓我想到了(le)一個很好的(de)類比：降噪耳機。如果我們想把音(yīn)樂從智慧手機（發射器）傳輸到大(dà)腦（接收器）而不被噪音(yīn)幹擾，降噪耳機是我們的(de)不二選擇。在播放音(yīn)樂時，降噪耳機會對周圍的(de)環境聲音(yīn)進行採樣並輸入適量的(de)負片來抑制背景雜訊。透過計算(suàn)環境雜訊在到達耳膜時對聲音(yīn)的(de)影(yǐng)響，傳輸訊號會被調整以進行補償。
與降噪耳機相比，SerDes 發射器和(hé)接收器的(de)工作原理(lǐ)更為複雜，但有一點是相同的(de)：計算(suàn)出通(tōng)道會增加什(shén)麼失真，然後在發射器上進行補償。還有一系列額外的(de)問題需要在接收器進行處理(lǐ)，這相當於在大(dà)腦中進行音(yīn)訊處理(lǐ)。如下(xià)方眼圖，接收器有兩大(dà)工作需要完成：一方面確保有正確的(de)電壓水(shuǐ)準以區分(fēn) 0 和(hé) 1，另一方面確保時序位置位於眼圖的(de)中心。由於以上兩方面是移動變化(huà)的(de)，因此我們需要自我調整均衡，而不是在設計時固定所有參數。
IBIS 和(hé) AMI
20 多(duō)年以來，IBIS 都是通(tōng)道建模標準，AMI 則是演算(suàn)法建模介面。Cadence 參與了(le)這兩個規範的(de)制定，因此由 Cadence 的(de) Ken Willis、Kumar Keshavan、Mehdi Mechaik 和(hé) Ambrish Varma，以及 IBM 的(de) Greg Edlund 來對此做(zuò)出演講教程再合適不過。
該教程分(fēn)為幾個部分(fēn)，由不同專家介紹不同領域：
 |
通(tōng)道模擬基礎 |
|---|---|
|
均衡 |
|
時鐘資料恢復 |
|
自我調整均衡 |
|
抖動 |
演講一開始描述了(le)使用(yòng)傳統方法的(de)動機，即使用(yòng)電路模擬器。這種方法在平行介面時代是可(kě)行的(de)，因為平行介面速度較慢(màn)且不需要運行很多(duō)位元來驗證是否可(kě)以工作。而今，我們使用(yòng) IBIS/AMI 和(hé)通(tōng)道模擬：
|
多(duō)千兆串列鏈路需要通(tōng)過大(dà)量的(de)資料流量才能獲得(de)可(kě)靠的(de)眼圖 |
|---|---|
|
多(duō)千兆串列鏈路需要通(tōng)過大(dà)量的(de)資料流量來提供足夠的(de)樣本以精確預測 BER（誤碼率） |
|
多(duō)千兆 SerDes 設備通(tōng)常使用(yòng)自我調整均衡，這需要通(tōng)過大(dà)量的(de)資料流量才能穩定和(hé)鎖定（可(kě)能需要數十萬位元，這就是為何電路模擬不符合當今要求） |
|
在 10 年的(de)時間裡，資料傳輸速率從 2.5 Gbps 提高(gāo)到了(le) 32Gbps，使得(de)一切更加複雜，未來的(de)設計目標是 400Gbps 到 1Tbps（Cadence 已有 112G 的(de) SerDes 正常工作） |
因此，為了(le)準確地模擬多(duō)千兆串列鏈路，我們需要使用(yòng)快(kuài)速準確的(de)模擬模型來對非常大(dà)的(de)位流進行模擬。在使用(yòng)自我調整均衡時，由於在接收器鎖定前無法獲取有用(yòng)資訊（例如眼睛是否睜開），我們需要捨棄大(dà)量模擬中的(de)第一部分(fēn)。
均衡
上圖顯示了(le)為何需要均衡。左側是要傳輸的(de)串列資料，中間是通(tōng)道的(de)頻率回應（高(gāo)頻衰減很多(duō)，但並非簡單的(de)線性回應），右側則是到達接收器的(de)信號。可(kě)以看到存在大(dà)量失真且資料難以恢復（例如，左邊的(de)黑(hēi)色箭頭是 0，右邊的(de)是 1，但是 1 的(de)電壓低於 0 的(de)電壓）。儘管傳輸是自同步的(de)，但是從失真的(de)波形中也(yě)很難將時鐘恢復。
解決方案則是增加均衡。按順序，從發射器到接收器的(de)均衡鏈依次為：
|
FFE 是前饋等化(huà)器，透過在發射器上增加預加重或去加重來補償通(tōng)道 |
|---|---|
|
AGC 是自動增益控制，透過在接收器增強輸入信號（也(yě)同時增強雜訊），使下(xià)一階段 AGC 以輸入信號為中心 |
|
CTE 或 CTLE 是連續時間線性等化(huà)器，它衰減低頻信號分(fēn)量，並在奈奎斯特頻率附近放大(dà)信號分(fēn)量 |
|
DFE 和(hé) CDR 是判決回饋均衡和(hé)時鐘資料恢復。這是最後處理(lǐ)訊號以恢復資料值流和(hé)時鐘的(de)部分(fēn)。回饋方面是，每隔幾個（使用(yòng)者控制的(de)）時鐘 ticks，使用(yòng)中的(de)參數就會根據之前的(de)決策進行更新。隨著時間的(de)推移（32G 的(de)訊號不會以正好 32G 的(de)速度運行），電壓（用(yòng)來決定給定電壓是 0 還是 1 的(de)值）將發生變化(huà)。DFE 和(hé) CDR 使訊號方差保持在可(kě)控範圍內（DFE 用(yòng)於訊號電平鑒別，CDR 用(yòng)於檢測始終邊緣的(de)分(fēn)佈）。 |
上圖顯示了(le)目標。藍色陰影(yǐng)區域顯示訊號的(de)去向。中間的(de)白色眼睛是睜開的(de)，意味著 DFE 工作良好（在垂直電壓方向上不讓訊號進入眼睛），同時 CDR 也(yě)工作良好（在水(shuǐ)準時間方向上不讓訊號進入眼睛）。如果眼睛是睜開的(de)，那麼資料值和(hé)時鐘就可(kě)以恢復，整個 SerDes 傳輸工作正常。一些較新的(de)標準，如 DDR4 和(hé)即將發佈的(de) DDR5，定義了(le)眼睛內必須始終保持清晰以滿足標準的(de)區域。
發射器均衡
既然不能使用(yòng)電路模擬，那麼我們需要做(zuò)的(de)第一件事就是……電路模擬。我們需要在設置的(de)輸入（發射器輸出階段、通(tōng)道、接收器輸入階段）上設置一個步驟函數，並測量響應。幾乎令人(rén)驚訝的(de)是，單次模擬就包含了(le)測量通(tōng)道引入的(de)失真所需的(de)全部資訊。因此，就像降噪耳機一樣，我們可(kě)以在發射器中進行補償。上圖為電路模擬。
FFE 由被放入 AMI 模型的(de)抽頭係數和(hé)預設值組成，以確保良好的(de)訊號通(tōng)過通(tōng)道。上圖顯示了(le)頂部的(de)輸入訊號和(hé)底部的(de)接收器（在完成所有接收器均衡之前）的(de)值。藍色表示無均衡化(huà)的(de)效果，綠色和(hé)紅色表示經過兩個抽頭值的(de)效果。
接收器均衡
接收器的(de)第一階段就是 AGC（自動增益控制），它將波形電壓集中起來為下(xià)一個均衡階段做(zuò)準備。如上圖所示。
CTE（或 CTLE）用(yòng)於「擠壓」0 和(hé) 1 的(de)電壓分(fēn)佈以保持眼睛睜開，由於其功耗低於 DFE，因此使用(yòng)的(de)標準更老、速度更慢(màn)。早期的(de) USB、MIPI 和(hé)其他(tā)版本隻要在接收器上使用(yòng) CTE 即可(kě)；而更高(gāo)的(de)頻寬則要求 DFE。
DFE 和(hé) CDR 共同工作。CDR 恢復時鐘，而在 DFE 期間則需要恢復的(de)時鐘來獲取資料並定期調整均衡。另一方面，CDR 需要 DFE 清理(lǐ)的(de)訊號來恢復時鐘。這種協同工作的(de)方式，是接收器「鎖定」並恢復良好的(de)時鐘和(hé)資料、睜開眼睛之前，需要花費數萬或數十萬位的(de)原因之一。
CDR 必須定位採樣點，即波形的(de)「中心」。這是自我調整均衡的(de)基本出發點。它既要承受一定的(de)抖動，又要在輸入訊號漂移時消除低頻抖動。CDR 有兩種類型，稱為 bang-bang 和(hé) Müller。CDR 識別眼睛中心、過濾掉不相關的(de)（高(gāo)頻）抖動、拒絕低頻抖動（從長遠來看移動時鐘視窗(chuāng)）、在大(dà)量樣本（如 16 或 48）中 CDR判斷大(dà)多(duō)數樣本是否為早期或晚期（時鐘轉換在視窗(chuāng)中過早或過遲），然後縮放以進行調整。這以前是用(yòng)（線性）類比電路完成的(de)，而今全是數位電路。
關鍵的(de)權衡在於眼睛睜開和(hé)抖動容忍之間。如果調整的(de)很快(kuài)，那麼就會有更大(dà)的(de)容忍度，代價則是眼睛變小。較慢(màn)的(de)調整可(kě)以得(de)到更大(dà)的(de)眼睛，然而抖動的(de)容忍度則會下(xià)降。
自我調整均衡鏈對通(tōng)道損耗、溫度、半導體工藝極值和(hé)電壓進行補償。但是不對串擾、高(gāo)頻電源雜訊和(hé) EMI 進行補償。每個等化(huà)器都以它自己的(de)速率對每 N 個位進行自我調整處理(lǐ)，當等化(huà)器最靠近封裝和(hé) AGC 時變得(de)最慢(màn)；當等化(huà)器最靠近鎖存器和(hé) DFE 時也(yě)變得(de)最慢(màn)。
訓練
一個顯而易見的(de)問題是如何初始化(huà)這些等化(huà)器參數。在此，AMI / IBIS 與從接收器到發射器的(de)反向通(tōng)道一起使用(yòng)（實際上並不存在），以關閉發射器和(hé)接收器之間的(de)迴圈。
上文提到等化(huà)器適用(yòng)於工藝的(de) PVT 極值。但是實際上，這些參數並不存在於模型中。有一種假設是，如果某種適應性適用(yòng)於其他(tā)所有事物(wù)，那麼它也(yě)可(kě)以用(yòng)於工藝極值，但這可(kě)能有點牽強而需要實際驗證。
延伸閱讀
|
|---|
本文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
