技 術 信 息

    目前位置:

  • 技術信息
  • System Analysis
  • 全新 3D Workbench 優化(huà)下(xià)一代高(gāo)速連接器設計

全新 3D Workbench 優化(huà)下(xià)一代高(gāo)速連接器設計

2018 年將被銘記為 Sigrity 的(de) 3D 年,Cadence® 推出了(le)新的(de) Sigrity 3D Workbench 技術,為 Sigrity PowerSI® 3DEM 提取選項(3DEM)的(de)一部分(fēn)。該技術可(kě)幫助用(yòng)戶導入機械結構,例如電纜和(hé)連接器,並與 PCB 合併,從而可(kě)以將從闆到連接器的(de)關鍵 3D 結構予以建模並優化(huà)。在 Cadence Allegro® 整合環境中,PCB 設計團隊能夠使用(yòng) Sigrity 工具來優化(huà) PCB、IC 封裝和(hé)連接器的(de)高(gāo)速互連,同時在 Allegro 中自動實現 PCB 互連優化(huà),而無需重新繪製。與其他(tā) 3D 工具相比,3D Workbench 可(kě)提供更高(gāo)效、出錯率更低的(de)解決方案,大(dà)幅縮短設計-模擬週期的(de)同時降低設計失誤風險。

Cadence 全新 3D Workbench 技術也(yě)在客戶中得(de)到了(le)正向反饋。富士康工業互聯網 (FII) 在今年 CDNLive 用(yòng)戶大(dà)會上,針對 PCB 主闆和(hé)用(yòng)於 PCI-e Gen4 或 SAS Gen4 的(de) SFF-8654 高(gāo)速連接器,使用(yòng)新的(de) 3D Workbench 技術進行性能優化(huà)及其結果演示。

在富士康工業互聯網的(de)演示內容中,將 Sigrity 3D Workbench 和(hé)其他(tā) 3D 工具進行比較,包含模擬流程、自適應網格元素和(hé)叠代數量,以及幾乎顯示相同的(de) S 參數精準度分(fēn)析結果。確認 3D Workbench 的(de)性能和(hé)準確性之後,在 3D Workbench 中針對不同的(de)情況和(hé)條件進行 S 參數和(hé) FEXT&NEXT 模擬。最後,執行時域 TDR 分(fēn)析和(hé)模擬以完成優化(huà)過程,從而使整體連接器 TDR 差分(fēn)阻抗滿足 85W±10% 的(de)要求。