本文要點
 |
電路中或傳輸線上的(de)阻抗不匹配會產生反射，回到訊號源。 |
|---|---|
|
當訊號反射時，向末端負載傳輸的(de)功率就會減少。 |
|
阻抗匹配發揮了(le)一種雙重作用(yòng)，即透過抑制反射使功率傳輸到負載。 |
每當電磁訊號沿著傳輸線傳播時，都有可(kě)能從傳輸線和(hé)負載器件之間的(de)介面上反射回來。負載可(kě)以是任何東西：另一段傳輸線、積體電路、天線......任何有明(míng)確阻抗的(de)東西都是負載。當阻抗不匹配時，就會給訊號帶來災難性的(de)影(yǐng)響，導緻在傳輸線末端測得(de)振盪回應或階梯式回應。
這種效應從何而來，如何透過阻抗匹配來加以解決？雖然訊號反射和(hé)阻抗不匹配存在關聯，但線路上觀察到的(de)振鈴效應往往解釋不清，也(yě)很難歸納。在本文中，我們將詳細解釋由於互連中的(de)阻抗不匹配而導緻的(de)訊號反射會有哪些影(yǐng)響。
端接線路上出現訊號反射的(de)原因
根據定義，傳輸線上的(de)阻抗不匹配會導緻訊號反射；任何支援波在線性介質中傳播的(de)結構都會這樣。訊號反射導緻在傳輸線接收端讀出的(de)電壓出現振盪，或者表現出過長的(de)回應，類似於不同電平之間的(de)階梯。當反射發生時，傳輸線上負載零件輸入端的(de)電壓和(hé)電流可(kě)能表現出過沖或下(xià)沖，具體取決於反射訊號相對於輸入訊號的(de)極性。
定義反射訊號強度的(de)主要方程式是反射係數方程式。對於到達負載輸入阻抗的(de)行進訊號，在負載輸入端的(de)反射係數為：
對於這種典型的(de)傳輸線配置，其反射係數在器件的(de)負載端定義。對於到達傳輸線源端的(de)波，也(yě)定義了(le)一個類似的(de)方程式。
從這個方程式可(kě)以看出，如果負載的(de)輸入阻抗與線路阻抗不匹配，在負載處就會發生反射。同樣的(de)道理(lǐ)也(yě)適用(yòng)於在源端觀察到的(de)輸入阻抗。在每次反射後，由於線路兩端的(de)連續反射，會出現相位偏移和(hé)訊號電平降低。
從線路負載端反射的(de)波的(de)方程式
在上述方程式中，係數 A 是線路上訊號的(de)初始振幅。
這兩個方程式的(de)有趣之處在於，隻要知道上述方程式中的(de)係數，它們就能完全描述阻抗不匹配的(de)訊號反射行為。傳輸線的(de)行為模擬非常麻煩，要麼需要使用(yòng) 3D 電磁場求解器，要麼需要等效的(de)集總電路模型。在實踐中，可(kě)以簡單地繪製出輸入波及其相位偏移的(de)反射圖，就可(kě)以獲得(de)在時域中的(de)負載輸入端測量的(de)波形。基本上，一些 SPICE 模型就是通(tōng)過這種方法來計算(suàn)在負載輸入端測量的(de)波形。
對於高(gāo)負載阻抗，在負載處觀察到的(de)輸入訊號與反射訊號相疊加，將產生一個波形，形狀如下(xià)圖所示：
由於高(gāo)阻抗負載的(de)訊號反射而產生的(de)明(míng)顯震盪
為什(shén)麼會出現明(míng)顯的(de)過阻尼回應？
如果在網上搜索關於訊號反射和(hé)阻抗不匹配的(de)資料，絕大(dà)多(duō)數都是考慮 50 歐姆傳輸線連接到高(gāo)阻抗負載的(de)情況，特別是 CMOS 邏輯電路。由於反射係數的(de)原因，反射的(de)訊號不會反轉。相反，功率隻有線上路上來回反射之後才到達負載。然後，我們看到在傳輸線和(hé)負載之間的(de)介面上出現了(le)上述緩慢(màn)上升的(de)情況。
低阻抗負載的(de)訊號反射和(hé)阻抗不匹配
在低阻抗下(xià)，輸入波最初會反轉，因為反射係數小於零。這就產生了(le)明(míng)顯的(de)下(xià)沖。然後，反射波將繼續線路上來回流通(tōng)，在兩端反射和(hé)反轉，產生如下(xià)所示的(de)波形。這看起來很像欠阻尼振盪，但它們不完全是一回事。無損不匹配不會出現這種行為，這種情況下(xià)不會有任何阻尼機制。
由於低阻抗負載的(de)訊號反射而產生的(de)明(míng)顯震盪
與傳輸線一起使用(yòng)的(de)現代 IC 通(tōng)常在驅動端 (也(yě)可(kě)能在接收端) 使用(yòng)片內端接 (ODT)。對於線路驅動器或收發器等元件，線路的(de)源端可(kě)能實現 50 歐姆的(de)阻抗。負載零件可(kě)能沒有使用(yòng)片內端接，這意味著需要使用(yòng)一個並聯電阻、上拉電阻或 Thevenin 端接。
應用(yòng)這些終端方案的(de)目的(de)是將訊號設置在所需的(de)電平，同時將負載的(de)輸入阻抗設置為等於線路的(de)特性阻抗。在線路的(de)負載端應用(yòng)外部端接，或在低阻抗驅動器的(de)源端應用(yòng)串聯端接之前，請先查閱產品手冊，看看該零件是否使用(yòng)了(le) on-die 端接。
Cadence OrCAD PSpice 是業界一流的(de)用(yòng)於電路設計和(hé)模擬的(de) PCB 設計和(hé)分(fēn)析軟體之一。使用(yòng)該軟體可(kě)以模擬到達傳輸線負載端的(de)波形，以便在設計端接網路時評估任何訊號反射和(hé)阻抗不匹配。
欲進一步了(le)解更多(duō)，亦歡迎聯繫 Cadence 台灣授權代理(lǐ)商 - 映陽科技團隊。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
