作為一名射頻前端設計的(de)工程師，大(dà)家肯定都有過這樣的(de)疑惑：我究竟是做(zuò) IC 設計的(de)，還是做(zuò)闆級電路設計的(de)？如果是前者，為什(shén)麼我們做(zuò)模擬不跑 corner，不跑蒙地卡羅，甚至連個精確的(de)電晶體模型都沒有，每天要花大(dà)量的(de)時間在實驗室裡面做(zuò)調試工作。錫膏、烙鐵、鑷子是我們每天都要見到的(de)好朋友。如果是後者，我交付給客戶的(de)必須是一片沒有任何瑕疵的(de)晶片，每一個管腳都要正確定義，每一個指標都要嚴格過關，甚至還要說明(míng)客戶負責週邊電路的(de)設計和(hé)調試。

但不知大(dà)家想過沒有：我們為什(shén)麼會有這樣的(de)疑惑？為什(shén)麼我們不能像普通(tōng)的(de) CMOS 積體電路設計流程那樣：搭框架 -> 跑模擬 -> 調參數 -> 投片 - > 封裝測試 -> 交付？為什(shén)麼我們不能把主要的(de)設計精力花在模擬階段，透過對電路的(de)精確設計和(hé)參數的(de)精準把握定位問題、分(fēn)析問題、解決問題。而需要花費大(dà)量的(de)精力在實驗室裡面，面對各種未知的(de)情況，透過反復的(de)預估、猜想、驗證來進行調試？而大(dà)量測試儀器的(de)花費，也(yě)是一筆不小的(de)開支。

面對摩爾定律的(de)終結，異質積體電路由於其優良的(de)性能及強大(dà)的(de)相容性越來越被業界重視。作為異質積體電路的(de)先驅，射頻前端模組一直是其中最重要的(de)一個組成部分(fēn)。麻雀雖小，五臟俱全。一個幾毫米乘幾毫米的(de)前端模組裡面，包含了(le)好幾種不同工藝的(de)裸片：CMOS、GaAs、SMD、SOI、IPD、MEMS 等等。而從數量上來講，好幾片甚至十幾片尺寸不同、材料不同、厚度不同甚至封裝工藝不同的(de)裸片要放到一個封裝中，還要通(tōng)過各種高(gāo)低溫可(kě)靠性測試，這無論對設計者還是封裝測試的(de)人(rén)來講，都是一個極大(dà)的(de)挑戰。

而從電路模擬上來講，無論是晶圓廠、基闆廠還是封裝廠，甚至小到一個普通(tōng)的(de) SMD 器件的(de)生產廠商，都無法從根本上提供一個精確而有快(kuài)速的(de)模擬模型。一是因為射頻功率電路本身的(de)複雜性，電路的(de)性能與其存在的(de)環境密切相關：電磁環境、熱環境、材料環境等等。單單靠某一廠商的(de)努力，即使提供了(le)所謂精確的(de)模擬模型，也(yě)無法保證在實驗室或者客戶的(de)環境下(xià)的(de)各種性能優良。二是因為本身模型提取的(de)難度，因為無論器件的(de) RF 模型還是熱模型，都與電路的(de) Layout 密切相關。而如何定義模型與模擬工具的(de)邊界也(yě)是一個業界的(de)難題。