減少因過孔 (via) 造成的(de)寄生電容效應

自耦合電感補償使用(yòng)在過孔(via)之設計，運用(yòng)於高(gāo)速信號環境，包含 30Gbps 頻帶寬度以上的(de)數據傳輸率，這是個有效率並帶來效益的(de)方法。運用(yòng)這種方法可(kě)提高(gāo)信號完整度，並能促進更多(duō)類型硬體的(de)相互連接，比如處理(lǐ)器和(hé)記憶體之連接或處理(lǐ)器和(hé)各類網絡晶片之間。

電路闆結構是由許多(duō)層銅箔電路疊加而成，電路層之間的(de)信號通(tōng)訊所經過的(de)媒介的(de)就是過孔(via)或稱為導孔。如果在由電路上過孔的(de)功用(yòng)上來看，過孔大(dà)緻可(kě)分(fēn)成兩種：一種用(yòng)來連接各層間的(de)電氣；第二是作固定器件或定位用(yòng)。在製程上，有分(fēn)為盲孔(blind via)、埋孔(buried via)和(hé)通(tōng)孔(through via)。

過孔本身存在著寄生的(de)雜散電容，此寄生電容會影(yǐng)響信號上升時間，減低了(le)電路的(de)速度。當過孔數量越來越多(duō)，產生的(de)寄生電容效應也(yě)就越大(dà)。以往想要減少寄生效應產生的(de)負面影(yǐng)響，通(tōng)常都會在設計當中盡量選擇合理(lǐ)尺寸的(de)過孔大(dà)小，例如 VCC 與 GND 的(de)過孔，可(kě)以考慮使用(yòng)尺寸較大(dà)的(de)。另外一種方式則是使用(yòng)較薄的(de) PCB 闆，也(yě)可(kě)以減少寄生電容，或者是走線上盡量不要換層。

	是否有更省時的(de)方法來減少 Via 產生的(de)電容效應，進而提升高(gāo)頻時的(de)速度？
	是否可(kě)以不用(yòng)增加 Via 的(de)尺寸，也(yě)可(kě)達到相同的(de)電感補償機制？
	是否可(kě)以用(yòng)較少的(de)背鑽或埋孔來達到節省成本的(de)目的(de)？

根據 Intel 在 2016 年時所申請的(de)專利中，我們可(kě)以看到在走線準備要進入 Via 的(de)階段時，在結構上做(zuò)一些變化(huà)，設計成半圓形的(de)走線進入 Via，通(tōng)過 Via 之後可(kě)一樣設計成半圓形走線出來，這樣的(de)做(zuò)法可(kě)達到自耦合電感補償，增加電感效應，因為形狀酷似英文字母 G，我們稱之為 G-Shape Route。

現在藉由 GraserWARE 的(de) G-Shape Route 功能，就可(kě)以減少背鑽 (back drill) 或埋孔 (buried via) ，並輕鬆解決上述問題，大(dà)幅節省電路闆製造的(de)成本。