現代人(rén)做(zuò)事講求效率，當然在 PCB 設計也(yě)不例外! 如果 EE 與 Layout 人(rén)員在設計的(de)過程中能預先進行初步的(de)分(fēn)析，快(kuài)速找出並排除常見信號 / 電源問題，就能減少和(hé) SI / PI 人(rén)員之間的(de)來回溝通(tōng)。
很多(duō) Allegro 忠實用(yòng)戶應該都知道 Symphony 多(duō)人(rén)協同設計工具，也(yě)聽過 Sigrity Aurora 的(de) IDA 設計同步分(fēn)析功能，本次 Techtalks - [ PCB 智動化(huà)設計 ] 線上研討會中，Graser 技術顧問工程師- Jiefu 將在「 融合線上作業模式，即時執行檢查分(fēn)析 PCB 設計 」 議題裡，用(yòng)實例為大(dà)家解鎖這兩套工具如何強強結合，運用(yòng) Sigrity Aurora 搭配 Allegro® Symphony 的(de)線上多(duō)人(rén)協同模式，為佈局前、設計中、以及佈局後，在不同地點多(duō)人(rén)線上同步進行設計和(hé)訊號 / 電源完整性分(fēn)析，加速整個設計流程，快(kuài)速 完成 PCB 設計。
| 視頻 節點 | 課程內容 |
|---|---|
00 : 10 |
本場議題介紹 |
01 : 39 |
PCB 設計流程中的(de)溝通(tōng)問題 |
02 : 50 |
解決方案 - Sigrity Aurora + Allegro Symphony |
07 : 14 |
實例 Demo 1：阻抗 (Impedance) & 耦合 (Coupling) 分(fēn)析 |
12 : 44 |
實例 Demo 2：串擾 (Crosstalk) & 反射 (Reflection) 分(fēn)析 |
19 : 05 |
實例 Demo 3：回流路徑 (Return Path) 分(fēn)析 |
24 : 50 |
實例 Demo 4：壓降 (IR Drop) 分(fēn)析 |
36 : 38 |
總結 |
38 : 05 |
講師提問 |
