Cadence 於近日宣佈推出 Cadence^® Allegro^® PCB DesignTrue DFM 設計技術，該技術為 業界首款即時、線上的(de)可(kě)製造性設計（DFM）解決方案，整合了(le)電氣、物(wù)理(lǐ)和(hé)空間的(de)設計規範檢查（DRCs）。

這項創新技術，整合到 Allegro PCB 編輯器中，能幫助 PCB 設計工程師在進行冗長的(de)製造驗收之前立即識別和(hé)修正錯誤。 透過早期發現錯誤，設計團隊可(kě)以減少返工、縮短設計週期，約可(kě)節省叠代修改時間至少一天，整體更可(kě)節省數天、甚至數周 ，以加快(kuài)新產品開發和(hé)上市流程。

不同於以批次處理(lǐ)模式進行 DFM 檢查的(de)傳統製造驗收工具，PCB DesignTrue DFM 技術在設計過程中提供即時、線上的(de)設計反饋，消除了(le) PCB 設計工程師和(hé)DFM檢驗團隊之間令人(rén)沮喪、耗時的(de)設計-驗證-修正這一不斷更叠的(de)工作流程。 到了(le) DFM 最後驗收階段，PCB 設計者能確保他(tā)們的(de)設計符合製造規範要求，讓設計和(hé)製造兩個環節更順暢銜接。

DesignTrue DFM 技術與目前用(yòng)於電氣、物(wù)理(lǐ)和(hé)空間規範的(de)，經過驗證的(de) Allegro 約束驅動 (constraint-driven) 設計流程和(hé)線上檢查解決方案一緻。 DesignTrue DFM 技術提供整套檢查， 以確保設計的(de)可(kě)製造性，並且不需仰賴電氣網路規則檢查，就可(kě)以即時進行檢查諸如走線、焊盤、過孔等銅材料與闆邊和(hé)其他(tā)銅材料的(de)間距。

該創新技術可(kě)以輕鬆配置、前後關係應用(yòng)和(hé)重覆使用(yòng)製造規範。 Allegro DesignTrue DFM 技術支援 DFM 規則的(de)導入和(hé)匯出，並提供 2000 多(duō)個進階檢查項目。 此外， 它採用(yòng)全新、更易使用(yòng)的(de) DRC 瀏覽器，能夠一次性處理(lǐ)一類錯誤。 Constraints 可(kě)靈活配置來啟用(yòng)、禁用(yòng)群組和(hé)整個類別的(de)規則或單個規則。 規則可(kě)被應用(yòng)於蝕刻模式、非蝕刻模式和(hé)層疊模式，使設計工程師能夠隔離闆層、幾何形狀和(hé)切口。新的(de)瀏覽器可(kě)圖形化(huà)描述 DRC，按類型描述 DRCs，並提供 DRC 計數圖表。使用(yòng)者可(kě)以快(kuài)速排序、瀏覽和(hé)查看，也(yě)能放棄或保留 DRCs。

Freedom CAD Services 公司營運長 Scott Miller 表示：

「PCB 複雜性不斷增加，延長了(le)設計週期，並使其變得(de)更加難以預測。藉著使用(yòng) Cadence Allegro PCB DesignTrue DFM 技術，我們的(de) PCB 設計團隊可(kě)以確保他(tā)們的(de)設計一次性成功，同時考慮到電氣、物(wù)理(lǐ)和(hé)製造方面的(de)約束。 這消除了(le)製造驗收流程中不必要的(de)反覆運算(suàn)，為我們節省數天到數周的(de)時間。」

Cadence 公司資深副總裁兼定制 IC 和(hé) PCB 事業部總經理(lǐ) Tom Beckley 表示：

「加速新產品開發和(hé)上市是我們客戶最優先考慮的(de)問題，15 年來，Allegro 約束驅動設計流程和(hé)線上檢查解決方案廣泛應用(yòng)在電子設計領域。作為我們系統設計實現化(huà) (System Design Enablement) 戰略的(de)一部分(fēn)，我們正將此方法應用(yòng)於 DFM 檢查，將我們的(de)解決方案擴展到製造領域，使電子設備 OEM 廠商能更快(kuài)、更有自信地將其產品上市。」