全球電子設計創新領導廠商 Cadence Design Systems, Inc. 近日推出 AWR 設計環境^® V16 版本 (簡稱 AWR V16)，具備突破性的(de)跨平台互用(yòng)性，整合 Cadence^® Virtuoso^® 設計平台以及 Allegro^® PCB 與 IC 封裝 設計平台，支持高(gāo)頻射頻 (RF) 到毫米波 (mm Wave) IP 異質技術開發。V16 版本亦導入與 Clarity™ 3D 求解器 和(hé) Celsius™ 熱求解器 的(de)無縫整合，為大(dà)規模複雜RF系統的(de)電熱性能分(fēn)析，提供不受拘束的(de)處理(lǐ)量。最新AWR設計環境，包含AWR Microwave Office^® 電路設計軟體，讓客戶得(de)以高(gāo)效地為汽車、雷達系統和(hé)半導體技術設計 5G 無線與連接系統，且更快(kuài)上市。與其他(tā)工作流程相比，V16 版中平台和(hé)求解器整合所減少的(de)周轉時間 (TAT) 高(gāo)達 50%。

Cadence 研發副總裁 Vinod Kariat 表示：「為了(le)在競爭激烈的(de) 5G / 無線市場獲勝，客戶需要能實現完整且全面 RF 工作流程的(de)解決方案，這些工作流程不僅隻在晶片上展開和(hé)停止，而是延伸至整個系統。AWR V16 版本所實現的(de)RF工作流程創新，始於現今共享且跨產品間無縫轉移設計資料與軟體IP造就出的(de)基礎優勢。在 Cadence旗下(xià)，V16 版本導入RF整合程度將大(dà)幅提升工程團隊的(de)生產力」。

平台互用(yòng)性是推動 RF 整合與提升工程生產力的(de)重要關鍵。在 AWR 設計環境、Virtuoso 和(hé) Allegro 平台間無縫共享設計資料，消弭 RF 設計與製造佈局團隊之間的(de)任何脫節、節省寶貴工程資源且正向影(yǐng)響開發時程。隨著 V16 版本導入深度電磁 (EM) 與內建熱分(fēn)析，客戶可(kě)以減少了(le) 3 倍的(de)周轉時間。

V16 版本關鍵功能包括：

	整合 Allegro： 確保和(hé) PCB 及 IC 封裝設計流程的(de)製造相容性與 RF 整合
	整合 Virtuoso： 利用(yòng) AWR Microwave Office 進行 RF 前端設計 IP，並結合 Virtuoso 佈局套裝 (Layout Suite)，進行 IC 和(hé)模組的(de)整合。
	整合 Clarity： 實現針對大(dà)型 RF 結構設計驗證的(de)電磁分(fēn)析，例如模組封裝和(hé)相位陣列饋入網路 (phased-array feed networks)
	整合 Celsius： 為 MMIC 和(hé) PCB 高(gāo)功耗 RF 應用(yòng)提供熱分(fēn)析
	增強 AWR 功能： 利用(yòng)設計自動化(huà)與 FEA 求解器效能增強，加速高(gāo)頻射頻 (RF) IP 建立。

HRL 實驗室先進封裝解決方案事業群主管 Florian Herrault 說道：「具備整合 EM 求解器技術的(de) AWR 設計環境、Allegro PCB / SiP 以及 Virtuoso RF 等 Cadence 平台，對我們高(gāo)頻射頻 (RF) /毫米波 (mmWave) MMIC、RFIC 和(hé)多(duō)晶片 2.5/3D 封裝技術的(de)開發至關重要。我們設計團隊因 Cadence RF 解決方案所獲得(de)的(de)效能和(hé)生產力增益而興奮不已。在 AWR Microwave Office 裡能與我們的(de) IC、封裝與電路闆團隊共享所建立的(de) RF IP，大(dà)幅減少整體設計時間，更快(kuài)速地將最高(gāo)品質產品推向市場」。

AWR 設計環境 V16 版本支持 Cadence 智慧系統設計策略，加速實現系統單晶片 (SoC) 設計與系統創新。V16 平台現已釋出且現可(kě)供下(xià)載。

更多(duō) AWR 訊息，請參考：AWR 產品頁面
欲進一步了(le)解 RF 設計應用(yòng)，歡迎聯繫 Cadence 台灣授權代理(lǐ)商 - 映陽科技團隊。