By Paul McLellan, Cadence
TSMC 高(gāo)性能計算(suàn) (HPC) (也(yě)包括行動) 業務發展總監 Yujun Li 就「Advanced Technology for Smartphone and HPC Platforms (面向智慧手機和(hé) HPC 平臺的(de)先進技術) 」發表了(le)演講。其中包括最先進的(de) N3 (3nm) 節點，這可(kě)能是推動 EDA 和(hé)先進 IP 發展最重要的(de)技術。本文將介紹一下(xià)該演講的(de)內容。
Yujun 首先介紹了(le)半導體產業的(de)驅動因素，現在超過一半的(de) IT 支出都用(yòng)於雲資料中心。預計到今年年底，半導體行業將達到 5000 億美(měi)元的(de)規模。這些龐大(dà)的(de)數字反映了(le)智慧城(chéng)市、5G 以及 AI 賦能的(de)發展。本文讓我們把目光(guāng)轉向小數字。下(xià)面是 TSMC 的(de)先進節點工藝路線圖，圖上的(de)年份對應的(de)是引入量產的(de)時間。
該路線圖分(fēn)為兩部分(fēn)，頂部代表了(le)高(gāo)端性能，底部則是現在 TSMC 的(de)主流技術，其工藝和(hé)庫在功耗和(hé)面積方面更加出色。
最新推出的(de)技術是 N3，計畫在明(míng)年進行量產。從上表可(kě)以看出，與 N5 相比，N3的(de)速度快(kuài)了(le) 10-15%，功耗低了(le) 25-30%；邏輯密度提高(gāo)了(le)約 1.7 倍，SRAM 提高(gāo)了(le) 1.2 倍，類比也(yě)有小幅度改善。
實際上，TSMC 有三種不同的(de) N3 庫：N3 HPC 庫的(de)性能比 N5 提升了(le) 15%；N3 HD 庫在相同的(de)性能下(xià)，將設計的(de)面積縮小了(le)近一半； HC 庫則既能提高(gāo)性能又能提高(gāo)密度。
目前實現量產的(de)最先進的(de)工藝是 N5。最令人(rén)驚奇的(de)事情之一是，產能爬坡從零開始。N5 的(de)爬坡速度甚至比 N7 還快(kuài)，比 N16 則快(kuài)得(de)多(duō)。在 HPC 和(hé) 5G 基礎設施的(de)支持下(xià)，今年預計將有超過 40 個新的(de) N5 流片，流片產量也(yě)大(dà)幅增加。
接下(xià)來，Yujun 談到了(le)去年推出的(de) N4。它是 N5 的(de)光(guāng)學縮小版，因此具有相同的(de)設計規則。縮小後的(de)晶片面積減少了(le) 6%，而且也(yě)簡化(huà)了(le)工藝並減少了(le)掩膜的(de)數量。在相同的(de)產量下(xià)，功耗和(hé)性能比 N5 更為出色。N4 的(de)試產於今年第三季度開始。
所有這些先進節點的(de)一個重大(dà)挑戰是極紫外光(guāng)罩 (EUV mask )缺陷和(hé)壽命。大(dà)家可(kě)能知道，這些光(guāng)罩實際上是鏡子，而整個系統被封閉在深度真空中。缺陷已降至 2018 年的(de)三分(fēn)之一，光(guāng)罩壽命卻增加了(le) 4 倍，幾乎與傳統光(guāng)刻技術相同。
最後，TSMC 推出兩種新工藝：N7HPC 和(hé)支持超速的(de) N5HPC。這些工藝有更高(gāo)的(de)性能，但代價是漏電有所增加。這是自 28nm 以來，TSMC 第一次擁有針對 HPC 進行優化(huà)的(de)工藝。資料詳見下(xià)面的(de)表格：
綜上所述：
 |
在 HPC、網路、高(gāo)端智慧手機、人(rén)工智慧的(de)推動下(xià)，大(dà)力遷移到先進制程 |
|---|---|
|
N7、N6、N5 投入大(dà)批量生產 |
|
N4 在 2021 年第三季度進行試產 |
|
N3 有望在 2022 年投產 |
|
同時推出 N7HPC (2021 年第四季度) 和(hé) N5HPC (2022 年第二季度) |
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
