By Eric Chen, Graser
【 PCB 設計同步分(fēn)析 】系列專題將解密六大(dà)隱藏分(fēn)析技巧，幫助 EE、Layout 人(rén)員在設計前期階段不需依靠 SI / PI 專家就能做(zuò)初步的(de)模擬分(fēn)析，快(kuài)速找出並排除常見訊號 / 電源問題，提升設計品質和(hé)效率。接下(xià)來會帶領大(dà)家一一解鎖 IR Drop、Coupling、Impedance、Crosstalk、Reflection、Return Path 分(fēn)析技巧，歡迎共同探討。
高(gāo)速設計已成為愈來愈多(duō) PCB 設計人(rén)員關切的(de)重點。在進行高(gāo)速 PCB 設計時，每位工程師都應重視其訊號完整性，並且需時常考量其訊號電路的(de)回流路徑，因為不良的(de)回流路徑容易導緻雜訊耦合等訊號完整性問題。 如果電流必須經過很長的(de)路徑才能返回，訊號路徑的(de)電感迴路會增加。當系統中的(de)電感迴路越大(dà)，這些訊號愈有可(kě)能吸收來自系統中任何其他(tā) Net 的(de)雜訊。
一般回流路徑不連續問題常是由於缺少接地過孔 Via、接地層中的(de)間隙、缺少去耦電容，或是使用(yòng)錯誤 Net 所引起的(de)。而當你的(de) PCB 設計愈趨複雜，要快(kuài)速找出這些問題難度也(yě)愈高(gāo)。
本篇將透過設計實例詳解如何使用(yòng) Allegro IDA (In-Design Analysis, 設計同步分(fēn)析) 的(de) Return Path 分(fēn)析功能，在 PCB 設計過程中進行回流路徑分(fēn)析，幫助工程師快(kuài)速找出那些高(gāo)速訊號的(de)回流路徑是否適當，以確保 Layout 的(de)品質並且減少產品量產後因訊號不穩而需要召回的(de)重大(dà)損失，實現設計一次性成功。
本文重點:
 |
回流路徑釋義 |
|---|---|
|
Return Path 分(fēn)析重要性 |
|
Return Path 分(fēn)析實例詳解 |
|
Return Path 分(fēn)析結果解析 |
|
番外篇 - 常見問題 |
何謂回流路徑 (Return Path) ?
電氣產品的(de)運作需要有其訊號的(de)迴路才能運行，就像下(xià)圖(一) 中電池的(de)負極也(yě)要接那條藍線過去電燈才會亮。早期，我們可(kě)以看到電報系統是把「大(dà)地」當作訊號迴路的(de)地平面，可(kě)以少佈另一條地線以減少昂貴成本。或若在現代生活中類似情況就是當車上要加裝燈泡時，我們可(kě)以把「車殼」視作訊號迴路的(de)地，將燈泡負極直接接至車殼就會亮，就可(kě)以省掉多(duō)佈一條線的(de)麻煩，且也(yě)不太需要考量到回流路徑問題。
不過若當要接上的(de)是行車電腦、CAN (車載網路系統) 甚或是 ADAS (先進駕駛輔助系統) 上的(de)各種感應或處理(lǐ)器，就不是直接接上、省掉導線這麼單純了(le)，因較易涉及高(gāo)頻 / 高(gāo)速傳輸，會必須要注意其回流路徑的(de)完整性。
圖一
同樣的(de)! 對 PCB 設計上來說，如果是低頻訊號其回流路徑會隨最低阻抗而返回，但隨著頻率拉高(gāo)，電流需要以封閉回路回到源頭，因而會更考量最低電感的(de)回流路徑，並且通(tōng)常會對應在其佈線的(de)上下(xià)層返回路徑如下(xià)左圖(二)示意，以避免如下(xià)右圖(二) 因內層切割而造成回流路徑迂迴的(de)問題，所以高(gāo)速訊號的(de)回流路徑考量就更顯重要了(le)。
圖二
為什(shén)麼需要 Return Path 分(fēn)析?
如引言所述，考量高(gāo)速訊號的(de)回流路徑至關重要，因稍一不慎就會大(dà)大(dà)減弱電路功能。
一般而言，因為標準 PCB 的(de) DRC 檢查隻會檢查鼠線有沒接完和(hé)安全間距夠不夠這兩種狀況，所以像 Return Path 這樣的(de)分(fēn)析就較不易實現，往往需有經驗的(de)老手開啟相關的(de)圖層跟著看高(gāo)速訊號走線的(de)相鄰層來確保回流路徑，管控 Layout 品質。亦或對 Layout 訂立一些走線旁該怎麼加 Stitching Via 的(de)規範，Stitching Via 的(de)示意如下(xià)圖(三)，至於差動訊號打 Via 後旁邊要拱幾個 Stitching Via，那又是另外的(de)故事了(le)!
圖三
甚或是最後不得(de)已需添加縫補電容以填補那些跨不過壕溝 (Moat)，而導緻成本增加以完善回流路徑，如下(xià)圖(四) TI 規範中的(de)例子。
圖四
圖片來源 : TI
所以如果我們有個直觀的(de)輔助分(fēn)析工具會依照(zhào)訊號的(de)幾何結構分(fēn)析回流路徑，並在不需 Models 的(de)狀況下(xià)，計算(suàn)出其電感的(de)比值 RPQF (Return Path Quality Factor, 回流路徑品質係數) 如下(xià)圖五所示。
當 RPQF 值越 趨近於 1 ，則表示訊號佈線與回流路徑是越貼近的(de)，越高(gāo)則代表回流路徑越曲折繞越遠的(de)路徑。
圖五
而且在執行分(fēn)析完畢後可(kě)直接列出相關訊號的(de) RPQF 值如下(xià)圖六所示，讓我們能快(kuài)速識別各個訊號的(de)嚴重性，修正不理(lǐ)想的(de)部分(fēn)。
圖六
[小叮嚀] IDA (In-Design Analysis, 設計同步分(fēn)析) 中另外的(de) Impedance 阻抗分(fēn)析和(hé) Coupling 耦合幹擾分(fēn)析，也(yě)是一樣可(kě)以在不需 Models 的(de)情況下(xià)，照(zhào)著檢查流程執行就可(kě)以很快(kuài)實現各項 Layout 品質管控的(de)快(kuài)篩分(fēn)析。
如何執行 Return Path 分(fēn)析
現在 Allegro 中導入了(le) Sigrity 專業的(de)模擬分(fēn)析技術，將 IDA (In-Design Analysis, 設計同步分(fēn)析) 帶入 PCB 設計流程之中，幫助 PCB 工程師在設計中同步進行分(fēn)析，預先找出常見的(de)回流路徑不連續問題，即時解決，快(kuài)速確保訊號回流路徑的(de)質量，使設計效率提升，不良機率減少。同樣重要的(de)是 Return Path 檢查也(yě)是不需要 Models 並且隻需簡單的(de)流程，就可(kě)輕易實現!
下(xià)方影(yǐng)片先帶你快(kuài)速瞭解 Allegro 的(de) Return Path 分(fēn)析工作流程。
( 中文配音(yīn) ; 建議開啟音(yīn)訊聆聽觀看 )
想進一步了(le)解更多(duō)操作 Tips?
歡迎點擊下(xià)方圖片，下(xià)載 完整「 PCB 設計同步分(fēn)析六大(dà)隱藏技巧 」電子書。
本電子書為 PDF 版本，全文 94 頁，將以實例逐一解鎖６大(dà)分(fēn)析技巧，幫助您在設計前期階段不需依靠 SI / PI 專家就能做(zuò)初步的(de)模擬分(fēn)析，快(kuài)速找出並排除常見信號 / 電源問題，提升設計品質和(hé)效率。
番外篇 - 常見問題
什(shén)麼是 PCB 設計同步分(fēn)析？
PCB 設計同步分(fēn)析 (In-Design Analysis, IDA) 是將 Allegro® 設計介面與 Sigrity™ 分(fēn)析引擎緊密結合而實現的(de)全新功能。在 IDA 的(de)工作流程中，Sigrity 分(fēn)析引擎可(kě)提供快(kuài)速的(de)一級回應來對 PCB 設計工程師的(de)工作進行指導。
IDA 功能與 Sigrity 工具中的(de)模擬分(fēn)析功能有什(shén)麼區別？在模擬精準度與速度方面哪個更有優勢？
相較於 IDA 功能，Sigrity 工具為 SI / PI 工程師提供了(le)更多(duō)高(gāo)階設置選項，提供最精確的(de)分(fēn)析結果。因此，根據模擬分(fēn)析的(de)設置不同，為了(le)確保模擬精度，可(kě)能需要更長的(de)時間來呈現分(fēn)析結果。設計團隊可(kě)以根據具體情況進行不同工具的(de)搭配和(hé)選擇。
如何使用(yòng) IDA 設計同步分(fēn)析功能？
IDA 設計同步分(fēn)析功能整合在 Cadence 最新發佈的(de) Sigrity™ Aurora 工具中，該工具為佈局前、設計中、以及佈局後的(de) PCB 設計提供設計同步訊號和(hé)電源完整性分(fēn)析。整合 Allegro 的(de) PCB 編輯和(hé)佈線技術，Sigrity Aurora 用(yòng)戶能夠在設計週期的(de)早期，透過假設分(fēn)析，設置更精確的(de)設計約束 (constraints)、減少設計反覆運算(suàn)。想了(le)解更多(duō)資訊，歡迎造訪 Sigrity Aurora 。
更多(duō)【 PCB 設計同步分(fēn)析隱藏技巧 】系列專題文章(zhāng)：
|
|
|---|---|
|
|
|
|
|
|
|