By Cadence
本文要點
 |
在混合信號 PCB 中，需要將類比和(hé)數位信號進行物(wù)理(lǐ)隔離，這一過程稱為 分(fēn)區 (partitioning)。 |
|---|---|
|
對混合信號 PCB 進行分(fēn)區和(hé)合理(lǐ)設計版圖有助於減少串擾和(hé)幹擾。 |
|
混合信號 PCB 電磁相容性 (EMC) 的(de)基本規則是： |
- 使電流路徑更靠近源頭，並盡可(kě)能地緊湊，使回路面積盡可(kě)能小。 |
|
- 對一個系統隻提供一個參考接地平面，否則，就相當於有意製造了(le)一個偶極子天線。 |
你是否注意過電子產品上的(de) CE 符號？這個符號表明(míng)產品符合安全、健康、環境和(hé)電磁相容 (EMC) 標準。
混合信號 PCB 更容易受到串擾的(de)影(yǐng)響
設想這樣一個高(gāo)頻轉換器電路 PCB，其中的(de)輸入電壓和(hé)電流是類比信號。轉換器中的(de)開關隨著數位時鐘信號的(de)應用(yòng)開始切換。轉換器中的(de)電源電路是類比的(de)，控制電路是數位的(de)。
轉換器 PCB 是一種混合信號 PCB，因為它同時處理(lǐ)類比和(hé)數位信號。在混合信號 PCB 中，需要在一個被稱為「分(fēn)區」的(de)過程中以物(wù)理(lǐ)方式分(fēn)離類比信號和(hé)數位信號。
設計混合信號 PCB 是一項挑戰，因為類比和(hé)數位元件的(de)電流、電壓和(hé)額定功耗各不相同。但是，遵循一些基本設計規則將有助於簡化(huà)混合信號 PCB 的(de)分(fēn)區和(hé)版圖。
設計師必須對混合信號 PCB 進行分(fēn)區並仔細設計版圖
實現 電磁相容性 (EMC) 是混合信號 PCB 設計師非常關心的(de)一個問題。當類比和(hé)數位信號在沒有隔離的(de)情況下(xià)共存於一塊 PCB 上時，它們很有可(kě)能會混在一起，造成串擾和(hé)電磁幹擾。例如，數位邏輯接地電流會污染混合信號 PCB 上的(de)低電平類比信號。這可(kě)能會導緻反饋回路錯誤、控制系統故障，以及輸出波形中產生諧波。在這些情況下(xià)，混合信號 PCB 的(de)電磁相容性就會受到影(yǐng)響，導緻產品的(de)性能不佳。適當的(de)分(fēn)區和(hé)合理(lǐ)的(de)版圖有助於使數位和(hé)類比信號保持隔離，防止它們相互幹擾，進而大(dà)大(dà)減少串擾。
在對混合信號 PCB 進行分(fēn)區和(hé)版圖設計時，必須遵循兩條規則：
1. |
使電流路徑更靠近源頭，並盡可(kě)能地緊湊，使回路面積盡可(kě)能小。 |
|---|---|
2. |
對一個系統隻提供一個參考接地平面，否則，就相當於有意製造了(le)一個偶極子天線。 |
這兩條規則被視為混合信號 PCB 分(fēn)區和(hé)版圖設計的(de)基本原則。下(xià)面，讓我們進一步瞭解一下(xià)這兩條黃金法則。
保持局部、緊湊的(de)電流路徑
在 PCB 上流動的(de)每個信號都會通(tōng)過接地平面返回到源頭。信號線和(hé)回流線在 PCB 上形成一個電流回路。根據上文提到的(de)第一條規則，在鋪設回流線時應使其與信號源相鄰，形成最小的(de)環路面積。
為什(shén)麼推薦這種設置，這樣做(zuò)為何會減少電磁幹擾 (EMI)？
所有的(de)回流電流都喜歡流經低阻抗路線。當回流線直接位於信號線下(xià)方時，電流回路的(de)阻抗最低。當信號線及其回流線形成的(de)環路很大(dà)時，就會形成一個高(gāo)阻抗的(de)路徑。這是電流回路中的(de)寄生電容和(hé)電感造成的(de)。
當信號線和(hé)回流線距離較遠時，寄生電容的(de)值很高(gāo)，增加了(le)回路的(de)阻抗。回路電感和(hé)電荷走過的(de)距離也(yě)有關係，這進一步增加了(le)路徑的(de)阻抗。當回路很大(dà)時，從源頭離開的(de)電荷要走很遠才能到達地面。這會增加電流回路的(de)電感，反過來又增加了(le)阻抗。
當高(gāo)頻類比信號流經高(gāo)阻抗的(de)大(dà)型電流回路時，它們會發出輻射並造成幹擾。同樣，低電平類比信號在流經高(gāo)阻抗電流回路時，更容易受到電磁幹擾的(de)影(yǐng)響。另外，信號線和(hé)回流線形成了(le)一個環形天線，加劇了(le)電磁幹擾問題。因此我們希望讓電流回路做(zuò)到短小、局部和(hé)緊湊。
需要單個參考接地平面
分(fēn)割接地平面 是隔離數位和(hé)類比接地的(de)一種方法。在這種方法中，接地平面之間是分(fēn)離的(de)，而且不可(kě)能在分(fēn)割處佈線。在這種接地平面彼此分(fēn)離的(de) PCB 中，兩個接地平面隻在電源供電附近連接，形成一個大(dà)的(de)電流回路，這不利於非敏感型電磁幹擾的(de) PCB 設計。除此之外，類比和(hé)數位接地平面處於不同的(de)電位，鋪設在這些平面上的(de)長線會形成一個名副其實的(de)偶極子天線，發出電磁輻射。
考慮到所有這些因素，對混合信號 PCB 進行分(fēn)區是理(lǐ)想的(de)做(zuò)法。分(fēn)區使參考接地平面保持共用(yòng)。類比信號在類比部分(fēn)佈線，數位信號在數位部分(fēn)佈線，因此，信號各居其位。
如果想對大(dà)型及複雜超大(dà)規模、汽車、移動與航太系統整個系統進行 EMI 模擬，可(kě)以使用(yòng) Clarity 3D Transient Solver 軟體。
Clarity 3D Transient Solver 將電磁幹擾 (EMI) 設計的(de)模擬速度較傳統 3D 場求解器提升高(gāo)達 10 倍，且具備近乎無限制的(de)模擬能力。基於 Cadence 的(de)大(dà)規模平行矩陣求解技術，Clarity 3D Transient Solver 可(kě)以完成之前非常耗時且需要昂貴的(de)消聲實驗室才能進行的(de)產品原型機電磁相容性 (EMC) 測試，模擬之前被視為不切實際或無法求解的(de)大(dà)型設計，縮短設計週期並加速產品上市。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用(yòng)資訊
